电子第23章可编程逻辑器件ppt课件.ppt

如发现有人剽窃必定追究 千岛湖风光 千岛湖画面属唐庆玉个人创作 青山緑水蓝天白云 剽窃必究 概述PLD的逻辑表示方法和图形符号简单PLD阵列结构及编程现场可编程门阵列FPGAMAX plus 编程软件 2003年11月15日 第23章可编程逻辑器件 PLD 第23章目录 23 1PLD的电路符号及编程原理23 2简单PLD结构及工作原理23 3复杂PLD CPLD 23 4现场可编程门阵列 FPGA 23 5MAX plus 编程软件简介 PLD概述 PLD ProgrammableLogicDevices 大规模集成电路 集成了大量的门电路和触发器 用户可编程构成所需电路 清华大学电机系唐庆玉2003年11月15日编 PLD类型 1 PROM型 ProgrammableROM 2 PLA型 ProgrammableLogicArray可编程逻辑阵列 3 PAL型 ProgrammableArrayLogic可编程阵列逻辑 4 GAL型 GenericArrayLogic通用阵列逻辑 5 复杂PLD型 ComplexPLD CPLD 复杂可编程逻辑器件 FPGA 现场可编程门阵列 最复杂 简单 较复杂 23 1PLD的逻辑表示方法及图形符号 1 PLD的逻辑表示方法 2 PLD的图形符号 缓冲门 与门 或门 可编程连接或不连接 输出恒等于0 PLD图形符号 续 门电路符号中美对照表 与或非与非或非异或 清华大学电机系唐庆玉2003年11月15日编 23 2简单的PLD阵列结构及编程 结构 AND逻辑阵列 OR逻辑阵列 类型AND阵列OR阵列D触发器PROM连接固定可编程 一次性 PLA可编程 一次性 可编程 一次性 PAL可编程 可多次电擦除 连接固定8个GAL可编程 可多次电擦除 连接固定8个 清华大学电机系唐庆玉2003年11月15日编 1 PROM的内部结构及编程 AND阵列固定 OR阵列可编程 输出 输入 例1用PROM实现半加器 思考题 如何用PROM实现全加器 PROM实现 例2用PROM实现三变量奇数校验电路 清华大学电机系唐庆玉2003年11月15日编 2 PLA的内部结构及编程 AND阵列可编程 OR阵列可编程 例3用PLA实现三八译码器 清华大学电机系唐庆玉2003年11月15日编 3 PAL 专用组合输出型 的内部结构及编程 AND阵列可编程 OR阵列固定 输出0 输入 输出1 用途 实现组合逻辑电路 PAL的输出结构类型 例4 写出PAL阵列输出X的表达式 将此式化简 例5 Y A B C 用PAL阵列实现该式 例6 分别在PROM和PAL阵列上画出七段显示译码器逻辑电路图 七段显示译码电路 七段显示译码电路真值表 十进制数A3A2A1A0YaYbYcYdYeYfYg显示字形0000011111100100010110000120010110110123001111110013401000110011450101101101156011000111116701111110000781000111111189100111100119 用真值表设计Ya的逻辑表示式 用输出为1的项写出与或表达式 不化简 同理写出Yb Yg的逻辑表达式 用PROM阵列实现七段显示译码器逻辑 用卡诺图化简Ya的逻辑表示式 在PAL阵列上实现七段显示译码器逻辑 清华大学电机系唐庆玉2003年11月15日编 4 PAL 寄存器输出结构型 的内部结构及编程 功能 可编程组成记忆 计数 移位 寄存等时序逻辑电路 8输入8输出固定 清华大学电机系唐庆玉2003年11月15日编 例7用寄存器输出结构型的PAL组成二位减法器 CLKFBFA011110201300411 状态方程 经反相输出后就是二位减法器 5 GAL的内部结构及编程 GAL的内部结构与PAL基本一样 只是在输出端增加了 可编程输出逻辑宏单元 OLMC 其输出状态可由用户定义 这样 使编程更灵活 使一片GAL具有所有型号的PAL的功能 1脚时钟 可定义成输入 11脚输出使能 可定义成输入 GAL的输出逻辑宏单元 OLMC 结构 例8GAL16V8型GAL的编程举例 设计2线 4线译码器 例8ABEL语言编程 Module2 4DECODERDeclarationsA Bpin2 3 Y0 Y1 Y2 Y3pin12 13 14 15 EquationsY0 B A Y1 B A Y2 B A Y3 B A Test vectors B A Y3 Y2 Y1 Y0 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 END 与 或 非 异或 A B 与非 A B 或非 定义模块名 定义引脚号 逻辑代数式描述 测试向量 23 3 23 4现场可编程门阵列FPGA及编程 FPGA型号 AlteraEPF10K10LC84 4 内部有6000门以上 可编程组成各种74系列组合逻辑电路 触发器 寄存器 计数器等复杂数字电路 速度达40MHz 200MHz 84引脚 其中59个可用于I O引脚 可由单片机或PC机控制 编程软件 MAX Plus 9 23 1 特性 2 FPGA实验系统框图 FPGA下载板元件分布图 RS232 串行E2PROM I O实验板元件分布图 清华大学电机系唐庆玉2003年11月15日编 例1用绘图法设计 投币洗衣机电路 设计思路 投币数 5 OK 1 洗衣机启动 只投1分硬币 用按键SWP1模拟 按一次投1分 用三位计数器Q1CQ1BQ1A表示 只投2分硬币 用按键SWP2模拟 按一次投2分 用二位计数器Q2BQ2A表示 只投5分硬币 用按键SWP3模拟 按一次投5分 用一位计数器Q5表示 投币洗衣机电路真值表 逻辑表达式 清华大学电机系唐庆玉2003年11月15日编 用图形输入法法设计 投币洗衣机电路 文件名 wash gdf 7490 7490 74175 RESET SWP3 SWP2 SWP1 OK 1分计数器 2分计数器 5分计数器 例2用AHDL描述语法和绘图法设计电路 将一个2位16进制数转换为2位10进制数 将一个2位16进制数转换为2位10进制数 hcd sym 将一个2位16进制数转换为2位10进制数 hcd sym h2cd sym 组合逻辑电路子系统 将一个2位16进制数转换为2位10进制数 h2cd sym 组合逻辑电路子文件 将一个2位16进制数转换为2位10进制数 h2cd sym 用AHDL描述语法设计h2cd sym的文本文件h2cd tdf B0 B1 B2 B3 INPUT D0 D1 D2 D3 OUTPUT BEGIND0 B3 h2cd tdf的AHDL描述语法编程 将一个2位16进制数转换为2位10进制数 DA0 DA5DA6DA7 DA1DA2DA3DA4 H0H1H2H3H4 H5H6H7 hcd sym电路文件 将一个2位16进制数转换为2位10进制数 hcd