数字逻辑试题_第1页
数字逻辑试题_第2页
数字逻辑试题_第3页
数字逻辑试题_第4页
数字逻辑试题_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1 若输入变量 A B 只要有一个为 0 时 输出 F 1 则其输入输出的关系是 C A 异或 B 同或 C 与非 D 或非 2 在 D 情况下 函数的输出是逻辑 0 ABCDF A 全部输入为 0 B A B 同时为 1 C C D 同时为 1 D 全部输入为 1 3 2 4 线译码器的唯一输出有效电平是 A 电平 A 高 B 低 C 三态 D 任意 4 下面器件不是组合逻辑器件的是 C A 译码器 B 计数器 C 多路选择器 D 编码器 5 组合逻辑电路通常由 B 组合而成 A 门电路 B 触发器 C 计数器 D 寄存器 6 与非门和 B 门是逻辑等价的 A 非或 B 或非 C 非与 D 与或非 7 构造一个模 20 同步计数器 需要 D 个触发器 A 3 B 5 C 4 D 2 8 组合逻辑电路输出与输入的关系不能用 D 描述 A 真值表 B 状态表 C 表达式 D 卡诺图 9 若将 D 触发器的 D 端连在端上 经 100 个脉冲作用后 它的状态为Q 现态为 A 1 100 tQ tQ A B C 不定 D 与现态无关0 tQ1 tQ 10 逻辑函数 当变量的取值为 D 时 将出现冒险CBABCAF 现象 A B C 1 B B C 0 C A C 0 D A B 1 1 逻辑代数中三个基本规则是 代入规则 对偶规则 和 反演规则 2 对于 JK 触发器 若 J K 则可完成 T 触发器逻辑功能 若 J K 则可完成 D 触发器逻辑功能 3 时序逻辑电路按其是否受统一的时钟脉冲的控制的不同 分为 同步时 序脉冲 和 异步时序脉冲 4 时序逻辑电路在任一时刻的输出不仅取决于该时刻的输入 而且与 现 态 状态有关 5 35 D 1100011 原码 1011100 反码 1011101 补码 6 345 D 101011001 B 159 H 101011001 BCD 101011100 余 3 码 1 利用代数法证明 5 分 BCADCABCBACA 证明 令 F 2 写出函数 的反函数和对偶函数 4 分 DCACBBF 3 已知利用卡诺图方法求最 11 10 9 8 3 2 1 15 14 13 0 dmDCBAF 简逻辑函数表达式 5 分 4 用隐含表法化简下面状态表 写出最简状态表 6 分 次态 输出 现态 x 0 x 1 AE 0D 0 BA 1F 0 CC 0A 1 DB 0A 0 ED 1C 0 FC 0D 1 1 分析如图所示电路图 1 写出逻辑函数表达式及最简式 2 列出真值 表 3 写出电路实现功能 共 8 分 1 1 A B C F 2 分析如图所示的逻辑电路 要求 对应题图给出的波形画出输出端 Q 的波 形 假设 Q 的初始状态为 0 共 4 分 CP K JQ Q A 3 分析下图所示逻辑电路 要求 作出该电路的状态表和状态图 并说明电路 功能 共 8 分 CP A Q J K 0 0 Q Q J K Q Q 1 1 Z X cp 0 1 1 利用多路选择器实现函数 要求写出详细步骤并画图 BABACBAF 6 分 2 利用与非门设计一位半加器 要求 1 做出真值表 2 写出输出函数 的表达式 3 画逻辑电路图 9 分 3 已知某同步时序电路的状态表如下 若采用 JK 触发器作为存储元件 试画 出电路的激励函数和输出函数卡诺图并写出表达式 10 分 次态 输出 y2 n 1 y1 n 1 现态 y

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论