基于pci总线数字量测试台的研究与实现

1 / 8基于 PCI 总线数字量测试台的研究与实现摘 要:为了验证遥测系统中被测对象的功能可靠性,研制了一种基于 PCI总线的数字量测试台,它用来模拟输出各种测试信号。数字量测试台的实现以 FPGA为核心,分别实现了模拟测试信号源的输出和与 PCI总线的通信。功能仿真和实际测量验证了设计的可行性。 关键词:FPGA;PCI;遥测系统 遥测技术是指对被测对象的某些参数进行远距离测量,并传送到接受点的一种测量技术。遥测系统在大型核心飞行试验中是不可缺少的重要组成部分,遥测系统用于获取飞行试验中被测系统的工作状态参数和环境数据,为确定被测系统的性能或进行故障分析提供依据。数字量变换器作为遥测系统被测系统的核心,它的主要功能是控制接收被测系统各种飞行参数。数字量变换器的可靠性是影响遥测结果的核心环节,其精度关系到被测系统研制和实验过程中的实验数据可信度,其性能关系到实验的成败。如何准确、客观、高效地评价数字量遥测变换器的性能,是数字量变换器2 / 8生产中的重要环节。 课题所研制的数字量变换器测试台用于数字量变换器的单机测试,可以广泛应用于被测系统研制、生产过程中数字量变换器的测试与控制。本测试装置属于自动测试系统(ATS)的范畴,它的使用,将改变数字量遥测变换器传统的手工测试方法,使其生产、应用中的测试实现自动化,必将提高数字量遥测变换器的生产水平和质量,增进遥测系统的联试水平,降低生产和试验成本。 1 系统的整体硬件电路设计 数字量测试台实现的模拟测试信号包括激光惯组脉冲、勤务信号、计算机字。数字量变换器测试台要实现课题任务中的所有功能,必须产生各个功能模块的控制信号,这个系统具有复杂的时序,设计中选用 FPGA作为逻辑控制器就得到了很好的效果,同时 FPGA的可编程逻辑特性能够简化硬件电路设计,提高系统的可靠性与稳定性。 FPGA具有小批量,低投入,高性能,高密度,开发周期短等诸多优点,使国内更多的工程师们乐于采用。由于不需要任何投片费用,也不需要建立任何生产线,因此,采用 FPGA3 / 8所需的投资远远低于 ASIC的投资。据估计,引进一套先进的 FPGA自顶向下设计工具所需费用还不到 ASIC所需的1/10,而大力推广先进的 FPGA设计方法,既可以降低诸多产业投资成本,也可培养自顶向下的设计人才,从而为将来国内 ASIC产业的快速、健康发展打下坚实的基础12。硬件结构见图 1。 核心控制部分 FPGA采用 XILINX公司的 XC2S200E,XC2S200E是低电压( V和 V)供电,含有 5 292个逻辑单元,高达 150 000个门电路,它内部有丰富的门阵列资源,56 kbits的 RAM缓冲器,通过在 FPGA中编写硬件逻辑,来实现数字量指令的发送和信号。除此之外,数字量变换器测试台系统中,FPGA 的另一功能是实现 PCI总线和本地总线的通信功能。 数字量测试台的的通信方式 上位机与硬件电路的通信采用 PCI总线的通信方式。PCI的含义为周边设备互连(Peripheral Computer Interconnect),是一种高带宽、即插即用(PnP)的总线协议,它4 / 8被用来满足当今高性能 PC机和工作站以及它们的高带宽应用。PCI 数字卡中接口芯片选用的是 PLX公司的 PCI9054这一款芯片。该芯片是 32位、33 MHz的通用 PCI总线控制器专用芯片。它符合 PCI总线规范版,突发传输速率达到 132 MB/S。PCI9054 内部有 6个可编程的 FIFO,以实现零等待突发传输及局部总线和总线之间的异步操作。 本课题选用 PCI9054的工作方式为 C模式,数据传输模式为 PCI Target(PCI从模式)。 2 FPGA内部系统各功能模块的实现 激光惯组脉冲信号 激光惯组脉冲信号输出为 16路,分为单数路和偶数路,单数路和偶数路分别采用两个不同的信号源;脉冲信号的频率可以选定 10 K256 K,至少 20分档,包括 256 K这个频率;脉冲信号的个数可以按组发出,每组的个数可以预定,并不小于 224。 片选译码模块:FPGA 和 PCI9054连接的数据总线宽度5 / 8为 16位,高 8位数据作为各模块的片选译码信号,低 8位数据作为模块中实现功能的有效数据。 频率大小模块:这个模块是实现惯组脉冲的频率范围选择,利用晶振源 clk()分频得到,定义惯组脉冲输出的频率大小为 f(10 Kf256 K),分频数为 N,则 8N= M/f,上位机发送一个 8位的二进制数(低 8位数据),记为分频数,在写信号的边沿触发下写入模块寄存器中,换算成十进制数的范围为 0255,由上面换算可知可以实现 10 K256 K的任意分频,也就满足任务中 10 K256 K的 20分档。但是,当分频数是小数时会存在微小误差,因此 20分档频率尽可能取分频数是整数的脉冲通道模块:这个模块实现了惯组脉冲通道位的选择,低 8位数据的每位控制一个通道,输出端与门相连,为1时通道打开,为0时通道关闭。 脉冲计数模块:这个模块主要实现对频率大小模块中输出的的脉冲频率进行计数。要求每路脉冲的个数不小于224,在设计中基数用 32位,所以最多可以实现 232个脉冲数。32 位数据由低 8位数据端分开 4次输入脉冲计数模块中的 32位寄存器,低位在前,高位在后,片选 3-6为 32位寄存器每 8位的片选信号。 6 / 8计算机字信号 输出 3种模式的计算机字:一种是固定数码,即发送17个字节,为01、23、45、67、89、AB、CD、EF、0F、10、21、32、43、54、65、76、87;第二种是采用数字量变换器测试台输出的计算机字信号的第一路(特征码)可按规律变化,即 136位计算机字当中最高的 8位变化是在 00H-FFH范围每帧加 1;第三种是数字量变换器测试台按照 00、33、55、FF 的规律每 10帧输出一种字形的计算机字,循环发出。 时钟复制模块完成了遥测请求信号和移位脉冲的逻辑复制工作,使每个遥测请求信号和移位脉冲信号输入到一个 8位移位寄存器;计算机字控制模块主要实现 3种计算机字模式的切换,计算机字模式选择控制位为1时代表计算机字模式切换使能,具体模式由数据端 Din输入的低两位决定,Din(10)=01 时,为计算机字模式 1;Din(10)=11 时,为计算机字模式 2,Din(10)=10 时,为计算机字模式 3,在遥测请求信号的边沿触发下,写入计算机模式;片选位为1时,代表固定数据下载使能,依次写入 136位数据。 7 / 8勤务信号 勤务信号分为帧同步信号、路同步信号、码同步信号,上电后自动循环发出,用于数字量变换器数据的采集和传输,并且路同步信号作为计算机字移位脉冲信号。帧同步信号脉宽 us,频率为 40 Hz。路同步信号频率为 KHz,占空比为 50%。码同步信号频率为 KHz,占空比为 50%。帧、路、码同步信号在 FPGA内具体实现方法见图 4。 首先利用 40M( us)的晶振 244分频后得到周期为 us的方波信号(fclk)(与码同步的有效时钟周期 us相比,在误差范围内)。设定 count为 13位的计数器,系统上电或复位后,计数器清零。Fclk 作为 count的自加计数时钟,当count自加到 1000000000010(十进制数为 4098)时清零,经历的时间 t为 25 ms(*4098),实现了一帧的时间。当 count的低两位小于等于 10时,帧同步信号(frame)置1,否则置0,则帧同步信号的脉宽为*2= us;当 count的第4、3 位为 10时,使 fclk赋值给码同步信号(code),其他情况为0,码同步信号一个周期的计算公式为 us*32=;路同步信号(R