毕业设计 基于基本逻辑器件的数字钟设计

本科毕业论文 设计 本科毕业论文 设计 基于基本基于基本逻辑逻辑器件的器件的 数字数字钟设计钟设计 学士学位论文 设计 I 目 录 摘要与关键词 0 引言 1 1 电子钟电路构成及框图 1 1 1 电路构成 1 1 1 1 振荡器 1 1 1 2 分频器 1 1 1 3 时间计数器 1 1 1 4 译码驱动器 1 1 1 5 数码管 1 1 2 电路框图 1 2 数字钟的工作原理 1 2 1 晶体振荡器电路 1 2 2 分频器电路 2 2 3 时间计数器单元 3 2 4 译码驱动及显示单元 3 2 5 校时电路 4 3 制作材料与电路连接 4 3 1 制作材料 4 3 2 电路连接 4 4 结语 5 参考文献 5 致谢 5 附录 6 学士学位论文 设计 II 基于基本逻辑器件的数字钟设计 摘 要 本文介绍了一种利用典型的数字电路来显示秒 分 时的电子时钟装置 与机械式时钟相比具 有走时准确 显示直观 无机械传动装置等优点 基于基本逻辑器件的数字钟设计从数字钟的基本 原理阐述出发 对数字钟电路进行设计 装调 关键词 基本逻辑器件 数字钟 数字电路 The Design of the Digital Clock Based on the Basic Logic Component Abstract This research paper introduces a kind of electronic clock installation which displays the seconds minutes and hours by utilizing the typical digital circuit Compared with the mechanical clock the digital clock has many merits For example the digital clock is accurate and it demonstrates direct viewing and that it has no mechanical drive The design of the digital clock on the grounds of the logic parts of an apparatusis set forth the process from the point of the basic principles of the digital clock and carries on the design and assembles of the digital clock circuit Keywords Basic logic component Digital clock Digital circuit 学士学位论文 设计 1 0 引言 在我们日常生活中 数字钟除了用作计时走时之外 还发展为高测量精度 高稳定性数字时间 间隔测量技术 其在航天测控 天文观测 激光测距及导航定位等高新技术领域中得到广泛的应用 并且大大提高了上述领域的测控精度 具有极其重要的意义 目前 数字钟已经是一项很成熟的技术 一般不去进行复杂的软件设计或硬件电路设计 而基 于基本逻辑器件进行数字钟的设计更有利于我们掌握数字逻辑单元的使用方法 另外 所用的元件 易于采购 成本也不高 从原理上讲 数字钟的主体电路包括基本逻辑电路和时序电路 均由功能 部件或单元电路组成 在设计这些电路或选择部件时 尽量选用同类型的器件 如所有功能部件都 采用 TTL 集成电路或都采用 CMOS 集成电路 且整个系统所用的器件种类应尽可能少等 本文将 着重阐述使用基本逻辑器件设计数字钟电路的过程 1 电子钟构成及框图 传统的数字钟通常由以下几部分组成 石英晶体振荡器和分频器组成的秒脉冲发生器 校时清 零装置电路 六十进制的秒 分计数器及二十四进制的时计数器 秒 分 时的译码显示部分等 1 1 1 电路构成 数字钟实际上是一个对标准频率 1Hz 进行计数的计数电路 2 由于计数的起始时间不可能与标 准时间 北京时间 一致 需要在电路上加一个校时电路 同时标准的 1Hz 时间信号必须做到准确 稳定 通常使用石英晶体振荡器电路构成数字钟电路 1 1 1 振荡器 晶体振荡器电路给数字钟提供一个频率稳定准确的 1MHz 的方波信号 可保证数字钟的走时准 确及稳定 不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路 1 1 2 分频器 分频器电路将 1MHz 的高频方波信号经 6 次分频后得到 1Hz 的方波信号供秒计数器进行计数 分频器实际上也就是计数器 1 1 3 时间计数器 时间计数电路由秒个位和秒十位计数器 分个位和分十位计数器及时个位和时十位计数器电路 构成 其中秒个位和秒十位计数器 分个位和分十位计数器为 60 进制计数器 而时个位和时十位 计数器为 24 进制计数器 1 1 4 译码驱动器 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态 并且为保证数码管 正常工作提供足够的工作电流 1 1 5 数码管 数码管通常有发光二极管 LED 数码管和液晶 LCD 数码管 本设计使用的为 LED 数码管 3 1 2 电路框图 数字钟构成框图如图 1 1 所示 2 数字钟的工作原理 2 1 晶体振荡器电路 晶体振荡器是构成数字式时钟的核心 它保证了时钟的走时准确及稳定 4 输出为方波的数字式晶体振荡器电路通常有两类 一类由 TTL 门电路构成 另一类是由 CMOS 非门构成 图 2 1 所示电路通过 COMS 非门构成的输出为方波的数字式晶体振荡电路 从 图上可以看出其结构非常简单 学士学位论文 设计 2 图 1 1 数字钟电路框图 图 2 1 COMS 晶体振荡器 该电路广泛适用于各种稳定频率的数字电路 如电子钟 电子计算机 数字通信电路等 在这 个电路中 COMS 非门 G1与晶体 电容和电阻构成晶体振荡器电路 G2实现整形功能 将振荡器 输出近似于正弦波的波形整形为较理想的方波 输出反馈电阻 R 为非门提供偏置 使电路工作于放 大状态 即非门的功能近似于一个高增益的反相放大器 电容 C1 C2与晶体构成一个谐振网络 完成对振荡频率的控制功能 同时提供了一个 180 相移 从而和非门构成一个正反馈网络 实现了 振荡器的功能 由于晶体具有较高的频率稳定性及准确性 从而保证了输出频率的稳定和准确 5 晶振片的频率为 1MHz 该元件专为数字钟电路而设计 其频率较低 有利于减少分频器级数 电容 C1 C2均选用 30pF 当要求频率准确度和稳定度更高时 还可接入校正电容并采取温度 补偿措施 由于 CMOS 电路的输入阻抗极高 因此反馈电阻 R 可选为 10K 较高的反馈电阻有利于提高 振荡频率的稳定性 2 2 分频器电路 通常 数字钟的晶体振荡器输出频率较高 为了得到 1Hz 的秒信号输入 需要对振荡器的输出 信号进行分频 6 通常实现分频器的电路是计数器电路 采用多级 10 进制计数器来实现 例如 将 1MHz 的振 荡信号分频为 1Hz 的分频倍数为 106 即实现该分频功能的计数器相当于 6 级 10 进制计数器 常 用的 10 进制计数器有 74LS160 74LS162 等 从尽量减少元器件数量的角度来考虑 这里可选多 级 10 进制计数电路 74LS160 构成分频电路 74LS160 计数为 10 进制计数器 可以将 1MHz 的信号 分频为 1Hz 表 2 1 给出了 74LS160 逻辑功能表 表 2 1 74LS160 逻辑功能表 输入输出 S1 S2 CP D C B ACR LD QD QC QB QA 0 0 0 0 0 1 0 d c b a 1 1 1 1 计 数 1 1 0 保 持 1 1 0 保 持 由表中可以看出 当 74LS160 的 S1 S2均为 1 时输入计数脉冲 CP 电路状态按二CRLD 学士学位论文 设计 3 进制自然顺序依次递增 1 直到 QDQCQBQA等于 1001 时 进位输出端输出高电平进位信号 CO 即 74LS160 在计数脉冲作用下实现加一计数 7 由此可以直接实现分频的功能 2 3 时间计数器单元 计数器是典型的时序逻辑电路 它用来累计和记忆输入脉冲的个数 计数是数字系统中非常重 要的基本操作 所以也是应用最广泛的逻辑部件之一 8 时间计数单元包括时计数 分计数和秒计数等几个部分 时计数单元一般为 24 进制计数器计数器 其输出为两位 8421BCD 码形式 分计数和秒计数单 元为 60 进制计数器 其输出也为 8421BCD 码 本次计数单元为减少器件 亦使用数量采用 10 进 制计数器 74LS160 来实现时间计数单元的计数功能 74LS160 的计数输出状态是从 0000 到 1001 实现了从 0 9 的十进制计数 8 秒个位计数单元为十进制计数器 无需进制转换 只需将 CO 与下降沿有效的 CP 相连即可 CP 与 1Hz 输入信号相连 CO 可作为向上的进位信号与十位计数单元的 CP 相连 秒十位计数单元为六进制计数器 需要进制转换 通过对集成计数器不同的外电路连接 可以 使它构成任意整数进制的计数器 9 将十进制计数器转换为六进制计数器的电路连接方法如图 2 2 所示 其中 CO 可作为向上的进位信号与分个位的计数单元的 CP 相连 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同 只不过分个位计 数单元的 CO 作为向上的进位信号应与分十位计数单元的 CP 相连 分十位计数单元的 CO 作为向 上的进位信号应与时个位计数单元的 CP 相连 图 2 2 十进制 六进制计数器转换电路图 2 3 二十四进制计数器电路 时个位计数单元电路结构仍与秒或个位计数单元相同 但是时计数单元应为二十四进制计数器 不是十的整数倍 因此需将个位和十位计数单元合并为一个整体才能进行二十四进制转换 利用 2 片 74LS160 实现二十四进制计数功能的电路如图 2 3 所示 2 4 译码驱动及显示单元 计数器实现了对时间的累计并以 8421BCD 码形式输出 选用显示译码电路将计数器的输出数 码转换为数码显示器件所需要的输出逻辑和一定的电流 本次设计中选用 74LS48 作为显示译码电 路 对于显示单元电路 在数字系统中常见的有 发光二极管数码管 LED 数码管和液晶显示数码 管 LCD 数码管两种 发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字 由于发 二极管会发光 故 LED 数码管适用于各种场合 液晶显示数码管是利用液晶材料在交变电压的作 用下晶体材料会吸收光线 而没有交变电场作用下有笔划不会听吸光 这样就可以来显示数码 但 由于液晶材料须有光时才能使用 故不能用于无外界光的场合 现在便携式电脑的液晶显示器是用 背景光才可以在夜间使用 但液晶显示器有一个最大的优点就是耗电相当节省 广泛使用于小型计 算器等小型设备的数码显示 根据以上所述 本次设计选取选用 LED 数码管作为显示单元电路 2 5 校时电路 当时钟走时出现误差时需要对时间进行校正 校正时间的方法通常是 首先截断正常的计数通 学士学位论文 设计 4 路 然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端 校正 好后 再转入正常计时状态即可 10 根据要求 数字钟应具有分校正和时校正功能 因此 应截断分个位和时个位的直接计数通路 并采用正常计时信号与校正信号可以随时切换的电路接入其中 图 2 4 所示即为由 2 个与非门构成 的 RS 触发器校时电路 图 2 4 校时电路 3 制作材料与电路连接 3 1 制作材料 5V 电源 示波器 万用表 镊子 剪刀 网络线 LED 数码管 6 个 74LS160 集成块 12 块 10K 电阻个 30pF 电容 2 个 1MHz 时钟晶体 1 个 面包板 1 块 3 2 电路连接 连接技术是将电子零件和部件按设计要求装成整机的多中技术的综合 是电子产品生产过程中 机器重要的环节 11 因此做好该环节是十分必要的 在电路连接过程中 由于操作不当 会产生以下若干问题 按电路连线 在检测面包板状况的过程中 出现本该相通的地方却未通的状况 后经检验发现 是由于万用表笔尖未与面包板内部垂直接触所至 在检测 74LS48 驱动电路的过程中发现数码管不能正常显示的状况 经检验发现主要是由于接 触不良的问题 其中包括线的接触不良和芯片的接触不良 在实验过程中 数码管有几段二极管时 隐时现 有时会消失 用 5V 电源对数码管进行检测 一端接地 另一端接触每一段二极管 发现 二极管能正常显示的 再用万用表欧姆档检测每一根线是否接触良好 在检测过程中发现有几根线 有时能接通 有时不能接通 把接触不好的线重新接过后发现能正常显示了 其次是由于芯片接触 不良的问题 用万用表欧姆档检测有几个引脚本该相通的地方却未通 而检测的导线状况良好 其 解决方法为把 74LS48 的芯片拔出 根据面包板孔的的状况重新调整其引脚 使其正对于孔 再用 力均匀地将芯片插入面包板中 此后发现能正常显示 本次实验中还发现一块坏的 LED 数码管和 两块坏的 74LS48 经更换后均能正常显示 在连接晶振的过程中 晶振无法起振 在排除线与芯片的接触不良问题后重新对照电路图 发 现是由于未接地所至 在连接六进制的过程中 发现电路只能 4 5 的跳动 后经发现是由于接到与非门的引脚接错 一根所至 经纠正后能正常显示 在连接校正电路的过程中 出现时和分都能正常校正时 但秒却受到影响 特别是校分的时候 秒乱跳 而不校时的时候 秒从 40 跳到 59 然后又跳回 40 分和秒之间无进位 电路在时 分 秒进位过程中能正常显示 故可排除芯片和连线的接触不良的问题 经检查 校正电路的连线没有 错误 后用万用表的直流电压档带电检测秒十位的 QD QC QB和 QA脚 发现 QD脚时有电压时 而无电压 再检测秒到分和分到时的进位端 发现是由于秒到分的进位未拔掉所至 连接分频电路时 把时个位的 QA和时十位的 1 脚断开 然后时十位的 1 脚接到晶振的 3 脚 时十位的 3 脚接到秒个位的 1 脚 所连接的电路图无法正常工作 时十位从 0 9 的跳 时个位只能 学士学位论文 设计 5 显示一个 0 在这个电路中 3 脚的分频用到两次 故无法正常显示 因此要把二十四进制接到 74LS160 的一个逻辑电路空出来用于分频 把时十位的 74LS160 的 12 6 脚接地 7 脚改为接 74LS160 的 5 脚 74LS160 的 3 4 脚断开 然后 4 脚接 9 脚即可 分频后变为 1Hz 整个电路也 到此为正常的数字钟计数 4 结语 在此次的数字钟设计过程中 更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具 体的使用方法 通过对数字钟电路系统的设计方法 装调技术及数字钟功能扩展电路的设计使自己 在大学几年期间所学专业知识得到一个很好的巩固和升华的同时 并能更进一步地增强自己的实验 动手能力 参考文献 1 Richard J Higgins Digit And Imitate Integrated Electronics 赵良炳 余孟尝译 北京 机械工 业出版社 1985 169 213 2 郭少勇 实验电子技术 北京 石油出版社 1998