实验6 数码管译码驱动电路的设计(解答)

1 实验实验 6 数码管译码驱动电路的数码管译码驱动电路的 并行语句设计并行语句设计 一 一 实验目的实验目的 1 了解 7 段数码管的驱动方式 设计数码管驱动电路 输入一位整数 把整数译码 通 过数码管显示 2 利用并行信号选择语句设计数码管驱动电路 二 二 实验要求实验要求 1 数码管译码驱动电路可分为输入模块和译码模块两部分 电路系统结构图如下 2 四个按键与电路的输入端口 num1 num2 num3 num4 相连 可向电路输入一个整数 data 3 译码模块对整数 data 进行译码产生 7 位译码信号 data out 驱动数码管显示整数的数 值 三 三 实验步骤实验步骤 1 根据实验电路的要求 请写出电路的硬件框图 根据实验电路的要求 请写出电路的硬件框图 译码模块 datadata out num1 输入模块 num2 num3 num4 2 2 根据硬件框图和电路要求 可以定义输入和输出端口 根据硬件框图和电路要求 可以定义输入和输出端口 3 因此可以写出电路的实体为 因此可以写出电路的实体为 4 在结构体中定义一个整数类型的信号在结构体中定义一个整数类型的信号 data 定义一个定义一个 4 位的矢量类型的信号位的矢量类型的信号 t 5 输入模块的设计 输入模块的设计 当 num1 num2 num3 num4 为不同取值时 data 为不同结果 如下表所示 num1num2num3num4datanum1num2num3num4data 0 0 0 0 0 1 0 1 0 5 1 0 0 0 1 0 1 1 0 6 0 1 0 0 2 1 1 1 0 7 1 1 0 0 3 0 0 0 1 8 0 0 1 0 4 1 0 0 1 9 t 为 num1 num2 num3 num4 的并置 利用并行信号赋值语句可以表示为 t num4 data out OUT BIT VECTOR 6 DOWNTO 0 END smg t num4 WITH t SELECT data 0 WHEN 0000 1 WHEN 0001 2 WHEN 0010 3 WHEN 0011 4 WHEN 0100 5 WHEN 0101 6 WHEN 0110 7 WHEN 0111 8 WHEN 1000 9 WHEN OTHERS 3 6 数码管驱动码对照表为 数码管驱动码对照表为 整数驱动码 g f e d c b a 整数驱动码 g f e d c b a 0011111151101101 1000011061111101 2101101170000111 3100111181111111 4110011091101111 7 利用并行信号选择赋值语句设计数码管驱动电路利用并行信号选择赋值语句设计数码管驱动电路 根据驱动码对照表 请用选择信号赋值语句 把相应的驱动码赋给驱动信号 data out WITH data SELECT data out 0111111 WHEN 0 0000110 WHEN 1 1011011 WHEN 2 1001111 WHEN 3 1100110 WHEN 4 1101101 WHEN 5 1111101 WHEN 6 0000111 WHEN 7 1111111 WHEN 8 1101111 WHEN 9 4 8 结合输入模块代码 整个结构体程序为 结合输入模块代码 整个结构体程序为 9 代码输入 保存 记住文件的扩展名为代码输入 保存 记住文件的扩展名为 vhd 实体名字要和文件名一致 实体名字要和文件名一致 建立工 建立工 程 工程名要与设计文件名一致 程 工程名要与设计文件名一致 编译 编译 10 新建波形文件 仿真 画出波形图 要标明时间刻度 新建波形文件 仿真 画出波形图 要标明时间刻度 ARCHITECTURE behav OF smg IS SIGNAL data INTEGER RANGE 0 TO 9 SIGNAL t BIT VECTOR 3 DOWNTO 0 BEGIN t num4 WITH t SELECT data 0 WHEN 0000 1 WHEN 0001 2 WHEN 0010 3 WHEN 0011 4 WHEN 0100 5 WHEN 0101 6 WHEN 0110 7 WHEN 0111 8 WHEN 1000 9 WHEN OTHERS WITH data SELECT data out 0111111 WHEN 0 0000110 WHEN 1 1011011 WHEN 2 1001111 WHEN 3