数字电子钟的设计_电路图_PCB图

数字电子钟的设计与制作数字电子钟的设计与制作 一 一 设计概述设计概述 1 设计任务 时钟脉冲电路设计 60 进制计数器设计 24 进制计数器设计 秒 分 小时 脉冲逻辑电路设计 秒 分 小时 显示电路设计 分 小时 校时电路 整点报时电路 2 功能特性 设计的数字钟能直接显示 时 分 秒 并以 24 小时为一计时周期 当电路发生走时误差时 要求电路具有校时功能 要求电路具有整点报时功能 报时声响为四低一高 最后一响正好为整点 3 原理框图 图 1 原理框图 二 二 设计原理设计原理 数字钟是一个将 时 分 秒 显示于人的视觉器官的计时装置 它的计时 周期为 24 小时 显示满刻度为 23 时 59 分 59 秒 另外应有校时功能和报时功能 因 此 一个基本的数字钟电路主要由译码显示器 时 分 秒 计数器 校时电路 报时电路和振荡器组成 干电路系统由秒信号发生器 时 分 秒 计数器 译码器 及显示器 校时电路 整点报时电路组成 秒信号产生器是整个系统的时基信号 它 直接决定计时系统的精度 一般用石英晶体振荡器加分频器来实现 将标准秒信号送 入 秒计数器 秒计数器 采用 60 进制计数器 每累计 60 秒发现胡一个 分脉冲 信号 该信号将作为 分计数器 的时钟脉冲 分计数器 也采用 60 进制计数器 每累计 60 分钟 发出一个 时脉冲 信号 该信号将被送到 时计数器 时计数器 采用 24 进制计时器 可实现对一天 24 小时的累计 译码显示电路将 时 分 秒 计数器的输出状态菁七段显示译码器译码 通过六位 LED 七段显示器显示出来 整点报时电路时根据计时系统的输出状态产生一脉冲信号 然后去触发一音频发生器 实现报时 校时电路时用来对 时 分 秒 显示数字进行校对调整的 三 三 设计步骤设计步骤 1 计数器电路 根据计数周期分别组成两个 60 进制 秒 分 和一个 24 进制 时 的计数器 把它们适当连接就可以构成秒 分 时的计数 实现计时功能 CC4518 的符号如图 一个芯片集成了两个完全相同的十进制计数器 其异步清零信号 CR 是高电平有效 记数脉冲输入 CP 和记数允许 EN 是或关系 即 EN 1 时 CP 脉冲可以通过或门产生 上升沿触发记数 反过来如将 CP 端接低电平 CP L 则 EN 端可以加入计数脉冲 用其下降沿经反相通过或门产生上升沿触发计数 计数器输出 8421BCD 码 秒计数器的设计及安装 秒计数器为 60 进制计数器 实现此模数的计数器是由双 BCD 同步加计数器 CD4518 构成 秒计数器是六十进制 由一个十进制和一个六进制计数器异步级联组成 各记数器都接成下降沿触发方式 其中六进制计数器用异步复接法构成 两级计数器 出现 0110 0000 时通过置数脉冲使计数器清零 也就是此时 AQ2 AQ1 通过与门后 发出置数脉冲使计数器通过清零端 AR 清零 如图 2 所示 图 2 秒计数器 分计数器的设计及安装 分计数器也是 60 进制计数器 同秒计数器一样是由双 BCD 同步加计数器 CD4518 构成 再按同秒计数器的方法接成可实现 100 进制的计数器 再用同秒计数器的方法 实现 60 进制 如图 3 所示 图 3 分计数器 时计数器的设计及安装 时计数器是 24 进制计数器 实现此模数的计数器是由双 BCD 同步加计数器 CD4518 构成 时计数器是 24 进制 在两级计数器出现 0010 0100 时通过置数脉冲使 计数器清零 也就是此时 AQ1 BQ2 通过与门后发出置数脉冲使计数器通过清零端 AR BR 清零 这样就构成了 24 进制计数器 如图 4 所示 图 4 时计数器 2 译码和数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来 可被人们的视 觉器官所接受 显示器件选用液晶显示 能显示出清晰直观的数字符号 译码电路的 功能是将 秒 分 时 计数器的输出代码进行编译 变成相应的数字 用于驱动 液晶显示的输入端 便可进行不同数字显示 当数字钟的计数器在 CP 脉冲的作用下 按 60 秒为一分 60 分为一小时 24 小时为 1 天的计数规律计数时 就应将其状态显 示成清晰的数字符号 需要将计数器的状态进行译码并将其显示出来 如图 5 所示 图 5 译码和数码显示电路 3 振荡器电路 振荡器的作用是产生时间标准信号 数字钟的精度就是主要取决于时间标准信的 频率和稳定度 所以 在实验中采用电路由 14 位二进制串行计数器 分频器和振荡器 CD4060 BCD 双主 从 D 型触发器 CD4013 构成的秒信号发生器作为时间标准信号源 如图 6 所示 图 6 秒脉冲发生器 CC4060 是带振荡电路的 14 位二进制计数器 晶体和电阻电容配合振荡电路组成 振荡器 振荡频率为 32768Hz 该信号在片内接至计数器的计数脉冲输入端 经过 14 级分频 在输出端 QN 得到 2Hz 方波信号 再经过 CC4013 组成的二分频电路得到 1Hz 秒脉冲信号 CC4013 是双 D 触发器 其中一个用于秒脉冲电路 产生单脉冲的原 理是 在按键开关 S4 按下接通时 VDD 被 R1 R2 两个电阻分压使置 1 端 S 为高电 平 Q 输出变 1 通过 R3 向 C1 充电 置 0 端 R 电位由低变高 至有效高电平时使出 发器 Q 返回 0 每按一次按键 Q 端就输出一个单脉冲 通过 S1 S3 三个开关用此脉冲 代替时 分 秒记数器 人为更改计数值 以对时 分 秒分别进行校时 4 校时电路 数字钟电路由于秒输出信号的精确性和稳定性不可能做到完全准确无误 又因为 电路中其他的原因数字钟总会产生走时误差的现象 所以 电路中就应该有校准时间 功能的电路 校时的方法是给被校时的计时电路引入一个超出常规计时许多倍的快速 脉冲信号 从而使计时电路快速达到标准时间 将脉冲信号引到 分 和 时 的脉 冲输入端以便快速校准 分 和 时 CC4013 是双 D 触发器 其中一个用于秒脉冲电路 产生单脉冲的原理是 在按 键开关 S4 按下接通时 VDD 被 R1 R2 两个电阻分压使置 1 端 S 为高电平 Q 输出 变 1 通过 R3 向 C1 充电 置 0 端 R 电位由低变高 至有效高电平时使出发器 Q 返回 0 每按一次按键 Q 端就输出一个单脉冲 通过 S1 S3 三个开关用此脉冲代替时 分 秒记数器 人为更改计数值 以对时 分 秒分别进行校时 如图 7 所示 图 7 校时电路 5 整点报时电路 当数字钟显示整点时 应能报时 要求当数字钟的 分 和 秒 计数器计到 59 分 50 秒时 驱动音响电路 要求每隔一秒音响电路鸣叫一次 每次叫声的时间持续 1 秒 10 秒中内自动发出 5 声鸣叫 并且前 4 声低 最后一声高 正好报整点 整点报 时电路主要由控制门电路和音响电路两部分组成 如图 8 所示 图 8 整点报时电路 控制门电路部分 图 9 中与门的输入信号 Q4 Q3 Q2 Q1 分别表示 分十位 分个位 秒 十位 秒个位 的状态 下标中的 D C B A 分别表示组成计数器的四个触发器 的状态 由图 9 可以看出 Y1 QC4 QA4 QD3 QA3 Y2 Y1 QC2 QA 2 以上二式表示当分十位为 5 即 QC4QA4 101 分个位为 9 即 QD3QA3 1001 秒十位为 5 即 QC2QA2 101 时 即 59 分 50 秒时发出控制信号 根据设计要求 数字钟电路要求在 59 分 51 秒 53 秒 55 秒 59 秒时各鸣叫一次 当计数器达到 59 分 50 秒时 分 秒计数器的状态为 QD4QC4QB4QA4 0101 分十位 QD3QC3QB3QA3 1001 分个位 QD2QC2QB2QA2 0101 秒十位 QD1QC1QB1QA1 0000 秒个位 前四声计数器状态发生在 59 分 51 秒至 59 分 58 秒之间 因此 只有秒个位的状 态发生变化 而其他计数器的状态无需变化 所以可保持不变 此时 QC4 QA4 QD3 QA3 QC2 QA2 1 不变 将它们相与即得 Y2 而 51 秒 53 秒 55 秒 57 59 秒时的秒计数器个位状态分别为 QD1QC1QB1QA1 0001 51 秒 QD1QC1QB1QA1 0011 53 秒 QD1QC1QB1QA1 0101 55 秒 QD1QC1QB1QA1 0111 57 秒 并根据需要 前四声为低 则接如 512Hz 的脉冲信号 最后一声的各计数器状态分别如下 QD4QC4QB4QA4 0000 分十位 QD3QC3QB3QA3 0000 分个位 QD2QC2QB2QA2 0000 秒十位 QD1QC1QB1QA1 0000 秒个位 即只须将分进位信号和 1024Hz 的脉冲信号接入即可 如图 9 所示 图 9 整点报时控制门电路 音响电路部分 音响电路采用集电极输出器 推动 8 欧母的喇叭 三极管基极串接 10K 限流电阻 是为了防止电流过大损坏喇叭 如图 10 所示 图 10 整点报时音响电路 四 四 设计电路原理图 设计电路原理图 图 11 设计电路原理图 五 五 印制板图印制板图 图 12 印制板图 六 六 材料清单材料清单 七 七 电路调试电路调试 1 计数器的安装与调试 按图 2 图 3 图 4 电路在实验箱上连线 连线顺序为 秒计数器 分计数器 时计数器 接好线路后 将秒计数器 分计数器 时计 数器连接个位的芯片的第 2 个和第 10 个管脚分别接上脉冲上检验所接电路是 否为正确的 2 译码显示电路的安装与调试 按图 5 电路在数字电路实验箱上连线 按已接好 的脉冲调试 看看所接电路是否正确 3 振荡器的安装和调试 按图 6 电路在实验箱上连线 接上示波器 观察波形可 知道振荡器安装是否正确 4 校时电路的安装和调试 按图 7 所示的电路图在数字实验箱上连线 将电路输 出接二极管 拨动开关 观察在 CP 作用下 输出端二极管的显示情况 根据 开关的不同状态 输出端输出频率之比约为 1 60 开关 即数字实验箱上的 逻辑电平开关 5 整点报时电路的安装和调试 按图 8 在数字实验箱上连线 报时电路发出的声 响是 59 分 1 秒至 59 分 60 秒之间 59 分的状态是不变的 观察计数器 CP 信 号的作用下 喇叭发出声响的情况 八 八 设计体会设计体会 通过该设计让我通过设计掌握数字电路设计和制作的一般方法 通过对实际电路 方案的分析比较 设计计算 元件选取 安装调试环节 我初步掌握简单实用电路的 分析方法和工程设计方法 认识到理论和实际电路之间的不同 让我更注意理论和实 际的联系 并初步学会了在电路设计方面理论向实际转化的方法 在整个数字钟的设 计过程中 自己从中也学到了不少知识 特别是 CMOS 门电路 加强了理论知识与实 践统一的能力 加强了自己的动手操作能力 为以后的电路设计打好基础 附录附录 芯片功能表芯片功能表 CD4518 双双 BCD 同步加计数器同步加计数器 CD4023 三三 3 输入端与非门输入端与非门 CD4013 双主双主 从从 D 型触发器型触发器 CD4081 四四 2 输入端与门输入端与门 CD4082 双双 4 输入端与门输入端与门 CD4060 14 级二进制串行计数级二进制串行计数 分频器分频器 参考文献参考文献 1 贾秀美 数字电路实践技术 第一版 中国科学技术出版社 2000 2 王毓银 脉冲与数