电子毕业论文-高压无功补偿控制器的毕业设计

2013 届本科毕业设计（论文）绪论随着国民经济快速增长，城市、农村电网改造的完成。用电负荷快速增长，电力缺口增大，经济用电、节约用电越来越被供、用电部门重视。节约用电、经济用电的重要手段就是提高电压的质量。加强电力系统无功管理，做到无功就地平衡，减少无功电力传输，减少供、用电系统发热损耗（线损） 。特别是如轧钢机、电弧炉等冲击、非线性负荷的不断增加，加上电力电子技术的普遍应用，使得电力网发生了电压波形畸变、电压波动闪变和三相不平衡等，产生了电能质量降低、网络损耗增加等不良影响。因此解决好电网的无功功率因数补偿问题，对于提高电能质量、安全运行、降低损耗、节能、充分利用电气设备的能力等具有重要的意义。什么是无功补偿? 有何作用？ 无功补偿是无功补偿电源的简称，指为满足电力网和负荷端电压水平及经济运行的要求，必须在电力网内和负荷端设置无功电源，如电容器、调相机等。无功补偿的配置应采取基本上就地平衡、分级补偿和便于调整电压的原则。在接近负荷端分散补偿，可减少无功功率的输送，从而降低损耗，减少压降，有较好的经济效果；集中安装在变电站内，则便于控制操作，有利调整电压。变电站安装的无功补偿设备容量，一般是以在高峰负荷时，其主变压器的功率因数达到一定数值 (如 35 110kV 变电站达到 0.90.95)来考虑的，其值根据计算确定。不同变电站，视需要和可能，可安装调相机、并联电抗器、自动分组投切的电容器组或静止无功补偿器等无功补偿设备。有的送电线路也采用中间 (串联 )电容补偿。基于以上的说明，所以在这次设计中就介绍一下无功补偿控制器的设计，设计要求如下：控制器具有实时数据测量，自动无功补偿投切控制功能。实时数据显示：显示系统中高压侧线电压（如 AC 相） 、高压侧相电流（如B 相） 、功率因数、电容器投切状态、系统异常闭锁、控制器及控制对象异常显示。设置功能：电容容量、无功投入及切除门限系数、功率因数限制上下限、投切延时、电压过压保护上限、中压电压与高压电压夹角。保护功能：系统电压高于电压过压保护上限时,闭锁,自动解锁；当状态开关输入为不闭合时，依次分闸，闭锁（失电也记住闭锁状态）,手动解锁。无功补偿投切控制：控制并联电容器组；投切控制取样物理量为无功电流；具有自动补偿和手动补偿两种工作方式；根据设置及前一日的负荷状态，对电容器组实行投切控制，控制输出电容 3 路。2013 届本科毕业设计（论文）控制方案如表 1.1：基本功能：在控制器内部预置三个时段： 7:30 11:30 13:30 17:30 18:30 22:30以功率因数下限为标准，以半个小时为记录单位，记录一天中符合要求的时段，每个时段最小为一个小时，一天最多三个时段。电容每天可以投入的次数最大 10 次。如果该日某路电容投入次数已经等于设定次数时，即使在应该投入的条件下，控制器对该路电容也不再投入。技术参数：基本参数电源电压：AC 100V 20% 电源频率：50Hz 5%取样电压：AC 100V 20% 取样电流：0 5A本机功耗：15W控制参数路数：3 路输出接点：4 路（4*2 个无源接点）容量为 AC 220V*5A，输出脉宽 1 S 。输入接点：4 路（4 个无源接点）输入开关状态。3 路为电容开关状态输入，1 路为系统状态输入。测量精度：电压：0.5 % 电流：0.5 % 功率因数: 1.0 % 闭锁自动解锁闭锁自动解锁COS 上限 COS 下限闭锁自动解锁按无功切除功率因数合格，不投不切。在投入区间内，按无功投入过压电压正常表 1.1 控制方案2013 届本科毕业设计（论文）第 1 章 概 述1.1 无功补偿的含义无功补偿是无功补偿电源的简称，指为满足电力网和负荷端电压水平及经济运行的要求，必须在电力网内和负荷端设置无功电源，如电容器、调相机等。无功补偿的配置应采取基本上就地平衡、分级补偿和便于调整电压的原则。在接近负荷端分散补偿，可减少无功功率的输送，从而降低损耗，减少压降，有较好的经济效果。集中安装在变电站内，则便于控制操作，有利调整电压。变电站安装的无功补偿设备容量，一般是以在高峰负荷时，其主变压器的功率因数达到一定数值 (如 35 110kV 变电站达到 0.90.95)来考虑的，其值根据计算确定。不同变电站，视需要和可能，可安装调相机、并联电抗器、自动分组投切的电容器组或静止无功补偿器等无功补偿设备。有的送电线路也采用中间 (串联 )电容补偿。电网中的电力负荷如电动机、变压器等，大部分属于感性电抗，在运行过程中需要向这些设备提供相应的无功功率。在电网中安装并联电容器、同步调相机等容性设备以后，可以供给感性电抗消耗的部分无功功率，也即减少无功功率在电网中的流动，因此可以降低输电线路因输送无功功率造成的电能损耗，改善电网的运行条件。这种做法称为无功补偿。无功补偿可以改善电压质量，提高功率因数，是电网采用的节能措施之一。配电网中常用的无功补偿方式为：在系统的部分变、配电所中，在各个用户中安装无功补偿装置；在高低压配电线路中分散安装并联电容机组；在配电变压器低压侧和车间配电屏间安装并联电容器以及在单台电动机附近安装并联电容器，进行集中或分散的就地补偿。在合理确定无功补偿容量时，应该注意以下两点：（1）不允许过补偿，否则由于无功补偿容量过大，会使功率因数超前，向电网倒送无功，是不经济的。（2）在不同功率因数的条件下，每千乏补偿容量取得的补偿效益是不相同的。功率因数愈高时，每千乏补偿容量对减少无功功率在输送过程中造成的损耗的作用，将相应变小。如提高后的功率因数接近 1，则补偿设备的投资将增加，投资的效益将减小。因此通常情况下，将功率因数提高到 0.95 左右为好。这样亦体现了合理补偿，以取得最佳技术经济效益的原则。电力设备运行时，一般消耗电网中的电能，由于根据电气设备的阻抗特性分为电热、电感及电容型之分，其运行时的总电能为有功和无功这两部分组成，而有功部分是我们平时设备由电能转化为其他形式能量的这部分，而无功部分则是2013 届本科毕业设计（论文）用电设备消耗电网中的电能转化为热能的这部分，由于一般电气使用电动机为主，其主要反映为电感设备，如与其配备的机械设备较匹配时，其输入近似为输出，如匹配差异较大时，则反应无功较大，根据 ：功率因数 =有功功率/无功功率。一般电业规定功率因数为低压-0.85 以上 ，高压-0.9 以上 。为了克服无功损耗，就要采用无功补偿装置来解决，工业上常采用同步电机和同步调相机和移相电容器进行无功补偿。目前大多数采用移相电容器为主。1.2 无功补偿的介绍1.2.1 无功补偿与节电无功电源同有功电源一样，是保证电能质量不可缺少的部分。在电力系统中应保持无功平衡，否则，将会使系统电压降低、设备损坏、功率因数下降，严重时，会引起电压崩溃、系统解裂、造成大面积停电事故等。因此，解决电网的无功容量不足，增装无功补偿设备，提高网络的功率因数，对电网的降损节电，安全可靠运行有着极为重要的意义。当电网需要增设的确定后，即应按照“全面规划，合理布局，分级补偿，就地平衡”的总原则，进行合理的配置，以便取得最大的综合补偿效益。具体要求是：既要满足全区（地区或县）的无功功率平衡，还要满足分区（供电区） 、分站（变电站）的无功平衡，尽可能地使长距离输送的无功量小，最大限度地减少功率及电能损耗。 集中补偿与分散补偿相结合，以分散补偿为主。既要在变电站进行集中补偿，又要在配电线路及部分用户进行分散补偿，但大部分补偿设备应配置在配电网络中，以实现就地就近补偿。电力部门补偿与用户补偿相结合。据统计分析，无功功率大约有 50消耗在用户方面，剩下的约 50左右消耗在电力网的损耗上。因此，电力部门与用户共同进行补偿是适宜的。1.2.2 并联电容器无功补偿并联电容器（又称移相电容器）是一种无功电源，它的主要用途是补偿电力网中感性负荷需要的无功，提高网络的功率因数，并兼有调压的辅助作用。并联电容器补偿的联结方式分为单相、三相星形、三相三角形三种。在实际接电中，为了满足补偿容量的需要，往往采用多台电容器并联或串联组成电容器组，若每台电容器的容量均为 C0，则由 m 组并联，由 n 台串联组成的电容器组总容量为：C（ m/n）* C0 ，并联电容器发出的无功功率与电压平方成正比，当电网传输2013 届本科毕业设计（论文）的无功较大，补偿点的电压偏低，需要大量无功使电压恢复时，电容器发出的无功反而随电压的下降成平方关系减小，促使电压更趋于下降。相反，当补偿点电压偏高，需要减少无功时，电容器随电压升高而增发无功，又促使电压升高。电容器这种无功特性满足不了电网调压要求，为此，常用带负荷调压变压器与并联电容补偿配合使用的运行方式。如果没有带负荷调压装置，一般是将电容器组分成若干组，实行分组投切。当电网电压降低或负荷功率因数减少时，投入相应部分电容器组；反之，则切除部分电容器组。并联电容器由于具有设备简单、安装和维护方便、本身损耗低、节电效果显著等优点，在电力网的无功补偿中得到广泛的应用。1.2.3 电容器容量的选择电容器安装容量的选择，可根据使用目的的不同，按改善功率因数，提高运行电压和降低线路损失等因素来确定。按改善功率因数确定补偿容量的方法简便、明确，为国内外所通用。根据功率补偿图(如图 1.2)中功率之间的向量关系，可以求出无功补偿容量 Qc （式 212121 tgtPtgPtQC1.1）式中P最大负荷的月平均有功功率tg 1、tg 2补偿前后功率因数角的正切值可利用查表法，查出每 1KW 有功功率、功率因数，改善前后所需补偿的容量，再乘以最大负荷的月平均有功功率，即可计算出所需要的无功补偿容量。1.2.4 无功补偿的意义电网中的许多用电设备是根据电磁感应原理工作的。它们在能量转换过程中建立交变磁场，在一个周期内吸收的功率和释放的功率相等，这种功率叫无功功率。电力系统中，不但有功功率平衡，无功功率也要平衡。单 有功功率、无功功率、视在功率之间的关系如图 1.1 所示单（式 1.2）2QPS2013 届本科毕业设计（论文）式中 S视在功率， kVA单P有功功率， kW单 Q无功功率，kvar单图 1.1 有功、无功、视在功率之间的关系 角为功率因数角，它的余弦(cos)是有功功率与视在功率之比即 cosP/S称作功率因数。由功率三角形可以看出，在一定的有功功率下，用电企业功率因数 cos 越小，则所需的无功功率越大。如果无功功率不是由电容器提供，则必须由输电系统供给，为满足用电的要求，供电线路和变压器的容量需增大。这样，不仅增加供电投资、降低设备利用率，也将增加线路损耗。为此，国家供用电规则规定：无功电力应就地平衡，用户应在提高用电自然功率因数的基础上，设计和装置无功补偿设备，并做到随其负荷和电压变动及时投入或切除，防止无功倒送。还规定用户的功率因数应达到相应的标准，否则供电部门可以拒绝供电。因此，无论对供电部门还是用电部门，对无功功率进行自动补偿以提高功率因数，防止无功倒送，从而节约电能，提高运行质量都具有非常重要的意义。无功补偿的基本原理是：把具有容性功率负荷的装置与感性功率负荷并联接在同一电路，能量在两种负荷之间相互交换。这样，感性负荷所需要的无功功率可由容性负荷输出的无功功率补偿。单当前，国内外广泛采用并联电容器作为无功补偿装置。这种方法安装方便、建设周期短、造价低、运行维护简便、自身损耗小。单采用并联电容器进行无功补偿的主要作用：（1）功率因数补偿图如图 1.2 所示，图中P有功功率S1补偿前的视在功率S2补偿后的视在功率Q1补偿前的无功功率Q2补偿后的无功功率1补偿前的功率因数角 S QP2013 届本科毕业设计（论文）2补偿后的功率因数角图 1.2 功率因数补偿图由图示可以看出，在有功功率 P 一定的前提下，无功功率补偿以后(补偿量Qc Q1-Q2)，功率因数角由 1 减小到 2，则 cos2cos1 提高了功率因数。（2）降低输电线路及变压器的损耗三相电路中，功率损耗 P 的计算公式为（式2cos3URP1.3）式中:P有功功率， kW；单 U额定电压，kV；单R线路总电阻，。单由此可见，当功率因数 cos 提高以后，图 1.3 视在功率 S 一定时线路中功率损耗大大下降。单（3）电压质量单线路中电压损失 U 的计算公式 S1Q1Q2S2P12S1Q1Q2S2P122013 届本科毕业设计（论文）（式ULQXPR31.4）式中P有功功率， KW；单Q无功功率，Kvar；U额定电压，KV；单R线路总电阻，；单XL线路感抗，。由上式可见，当线路中，无功功率 Q 减小以后，电压损失 U 也就减小了。（4）提高设备的出力单如图 1.3 所示，由于有功功率 PScos ，当供电设备的视在功率 S 一定时，如果功率因数 cos 提高，即功率因数角由 1 到 2，则设备可以提供的有功功率P 也随之增大到 P+P，可见，设备的有功出力提高了。单2013 届本科毕业设计（论文）第 2 章 元器件介绍2.1 单片机简介2.1.1 单片机的发展历史单片微机（Single-Chip Microcomputer）简称单片机也有的叫做微处理（ Micro-Processor 简写 MP）或微控制器（Micro-Controller 简写 MC），通常统称微型处理部件（Micro Controller Unit 简写 MCU）。一般的说，单片机就是在一块硅片上集成 CPU、RAM、ROM、定时器/计数器、和多种 I/O 的完整的数字处理系统。二十世纪，微电子、IC 集成电路行业发展迅速，其中单片机行业的发展最引人注目。单片机功能强、价格便宜、使用灵活，在计算机应用领域中发挥着极其重要的作用。从 INTEL 公司于 1971 年生产的第一块单片机 Intel-4004 开始，开创了电子应用的智能化新时代。单片机以其高性价比和灵活性，牢固树立了其在嵌入式微控制系统中的霸主地位，在 PC 机以 286、386、Pentium、PIII高速更新换代的。同时，单片机却始终如一保持旺盛的生命力。例如，MCS-51系列单片机已有十多年的生命期，如今仍保持着上升的态势就充分证明了这一点2.1.2 单片机的结构与组成目前，单片机的系统结构有两种类型：一种是将程序和数据存储器分开使用，即哈佛（Harvard ）结构，当前的单片机大都是这种结构。另一种是采用和 PC机的 冯.诺依曼（Von Neumann）类似的原理，对程序和数据存储器不作逻辑上的区分，用来存放用户程序，可分为 EPROM、OTP 、ROM 和 FLASH 等类。EPROM 型存 储器编程后其内容可用紫外线擦除，用户可反复使用，故特别适用于开发过程，但 EPROM 型单片机价格很高。具有 ROM 型（掩膜型）存储器的单片机价格最低，它适用 于大批量生产。由于 ROM 型单片机的代码只能由生产厂商在制造芯片时写入，故用 户要更改程序代码就十分不便，在产品未成熟时选用 ROM 型单片机风险较高。OTP 型 （一次可编程）单片机介于 EPROM 和ROM 型单片机之间，它允许用户自己对其编程， 但只能写入一次。Flash 型2013 届本科毕业设计（论文）（闪速型）单片机允许用户使用编程工具或在线快速 修改程序代码，且可反复使用，故一推出就受到广大用户的欢迎。Flash 型单片机 即可用于开发过程，也可用于批量生产，随着制造工艺的改进，Flash 型单片机价 格不断下降，使用越来越普遍，它已是现代单片机的发展趋势。 随机存储器（RAM）:用来存放程序运行时的工作变量和数据，由于 RAM 的制作工艺复杂，价格比 ROM 高得多，所以单片机的内部 RAM 非常宝贵，通常仅有几十到几百个字节。RAM 的内容是易失性（也有的称易挥发性）的，掉电后会丢失。最近出现了 EEPROM 或FLASH 型的数据存储器，方便用户存放不经常改变的数据及其它重要信息 。单片机通常还有特殊寄存器和通用寄存器，它们是单片机中存取速度最快的存储 器，但通常存储空间很小。中央处理器（CPU）:是单片机的核心单元，通常由算术逻辑运算部件 ALU 和控制部 件构成。CPU 就象人的大脑一样，决定了单片机的运算能力和处理速度。并行输入/输出（I/O）端口 :通常为独立的双向口，任何口既可以用作输入方式，又可以作输出方式，通过软件编程来设定。现代的单片机的 I/O 口也有不同的功能，有的内部具有上拉或下拉电阻，有的是漏极开路输出，有的能提供足够的电流可以直接驱动外部设备。I/O 是单片机的重要资源，也是衡量单片机功能的重要指标之一。串口输入/输出口：用于单片机和串行设备或其他单片机的通信。串行通信有同步和异步之分，这可以用硬件或通用串行收发器件来实现。不同的单片机可能提供不同标准的串行通信接口，如USART、SPI、I2C、MicroWire 等。定时器/计数器（T/C）:单片机内部用于精确定时或对外部事件（输入信号如脉冲）进行计数，有的单片机内部有多个定时/计数器。系统时钟:通常需要外接石英晶体或其他振荡源来提供时钟信号输入，也有的使用内部 RC 振荡器。以上是单片机的基本构成，现代的单片机又加入了许多新的功能部件，如模拟/数字转换器（A/D） 、数字/模拟转换器（D/A） 、温度传感器、液晶（LCD）驱动 电路、电压监控、看门狗（WDT ）电路、低压检测（LVD ）电路等等。我们在此根据设计的需要和单片机的性能选用了 Atmel 公司设计生产的 AVR 系列的单片机，它的主要特点是：速度快、片内资源丰富、保密性好、可重复擦写及在系统编程 ISP、工作电压范围宽、功耗低、支持 JTAG仿真、与 C 语言的完美配合等特点。2.1.3 ATmega64 器件介绍 高性能、低功耗的 8 位 AVR 微处理器 先进的RISC 结构 130 条指令 大多数指令执行时间为单个时钟周期 32个8 位通用工作寄存器2013 届本科毕业设计（论文） 全静态工作 工作于16 MHz 时性能高达16 MIPS 只需两个时钟周期的硬件乘法器 非易失性程序和数据存储器 64K 字节的系统内可编程 Flash擦写寿命: 10,000 次 具有独立锁定位的可选Boot 代码区通过片上Boot 程序实现系统内编程真正的同时读写操作 2K字节的EEPROM擦写寿命: 100,000 次 4K字节片内SRAM 64K 字节可选外部存储空间 可以对锁定位进行编程以实现用户程序的加密 通过SPI 接口进行系统内编程 JTAG 接口 ( 与IEEE 1149.1 标准兼容) 符合JTAG 标准的边界扫描功能 支持扩展的片内调试功能 通过JTAG 接口实现对Flash、EEPROM、熔丝位和锁定位的编程 外设特点 两个具有独立预分频器和比较器功能的8 位定时器/ 计数器 两个具有预分频器、比较功能和捕捉功能的扩展16 位定时器/ 计数器 具有独立振荡器的实时计数器RTC 两路8 位PWM 通道 6路编程分辨率从1 到 16 位可变的PWM 通道 8路10 位ADC8 个单端通道7 个差分通道2 个具有可编程增益（1x, 10x, 或200x）的差分通道 面向字节的两线接口 可编程的串行USART 可工作于主机/ 从机模式的SPI 串行接口2013 届本科毕业设计（论文）图 2.1 M64引脚排列图 具有独立片内振荡器的可编程看门狗定时器 片内模拟比较器 特殊的处理器特点 上电复位以及可编程的掉电检测 片内经过标定的RC 振荡器 片内/ 片外中断源 6种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式以及扩展的Standby 模式 软件选择时钟频率 熔丝位选择的ATmega103 兼容模式 全局上拉禁止 I/O 和封装 53个可编程的I/O 口 64引脚TQFP 封装, 与 64 引脚MLF 封装 mega64的引脚排列如图2.1PEN 1PE0 2PE1 3PE2 4PE3 5PE4 6PE5 7PE6 8PE7 9PB0 10PB1 11PB2 12PB3 13PB4 14PB5 15PB6 16PB717PG318PG419RESET20VCC21GND22XTAL223XTAL124PD025PD126PD227PD328PD429PD530PD631PD732PG033PG134PC035PC136PC237PC338PC439PC540PC641PC742PG243PA051PA150PA249PA348PA447PA546PA645PA744VCC52GND53AVCC64GND63AREF62PF061PF160PF259PF358PF457PF556PF655PF7542013 届本科毕业设计（论文） 工作电压 ATmega64L：2.7 - 5.5V ATmega64： 4.5 - 5.5V 速度等级 ATmega64L：0 - 8 MHz ATmega64： 0 - 16 MHz2.2 时实时钟芯片基础知识DS1302 是美国 DALLAS 公司推出的具有涓细电流充电能力的低功耗实时时钟电路，DS1302 一般在实时显示时间中的应用。它可以对年、月、日、星期、时、分、秒进行计时，且具有闰年补偿等多种功能。2.2.1 实时时钟电路 DS1302 的原理现在流行的串行时钟电路很多，如 DS1302、 DS1307、PCF8485 等。这些电路的接口简单、价格低廉、使用方便，被广泛地采用。这里介绍的实时时钟电路DS1302 是 DALLAS 公司的一种具有涓细电流充电能力的电路，主要特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功图 2.2 DS1302 的引脚排列图能。采用普通 32.768kHz 晶振。DS1302 是美国 DALLAS 公司推出的一种高性能、低功耗、带 RAM 的实时时钟电路，它可以对年、月、日、星期、时、分、秒进行计时，具有闰年补偿功能，工作电压为 2.5V5.5V。采用三线接口与 CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或 RAM 数据。DS1302 内部有一个 318 的用于临时性存放数据的 RAM 寄存器。DS1302 是DS1202 的升级产品，与 DS1202 兼容，但增加了主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。 引脚功能及结构 图 2.2 示出 DS1302 的引脚排列,其中 VCC1 为后备电源，V CC2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302 由 VCC1或 VCC2 两者中的较大者供电。当 VCC2 大于 VCC10.2V 时，V CC2 给 DS1302 供电。Vcc2 1X1 2X2 3GND 4 RST5I/O6SCLK7Vcc182013 届本科毕业设计（论文）当 VCC2 小于 VCC1 时，DS1302 由 VCC1 供电。X1 和 X2 是振荡源，外接32.768kHz 晶振。 RST 是复位/片选线，通过把 RST 输入驱动置高电平来启动所有的数据传送。RST 输入有两种功能：首先，RST 接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST 提供终止单字节或多字节数据的传送手段。当RST 为高电平时，所有的数据传送被初始化，允许对 DS1302 进行操作。如果在传送过程中 RST 置为低电平，则会终止此次数据传送，I/O 引脚变为高阻态。上电运行时，在 Vcc2.5V 之前，RST 必须保持低电平。只有在 SCLK 为低电平时，才能将 RST 置为高电平。I/O 为串行数据输入输出端(双向)，后面有详细说明。SCLK 始终是输入端。 图 2.3 DS1302 控制字DS1302 的控制字如图 2.3 所示。控制字节的最高有效位(位 7)必须是逻辑 1，如果它为 0，则不能把数据写入 DS1302 中，位 6 如果为 0，则表示存取日历时钟数据，为 1 表示存取 RAM 数据;位 5 至位 1 指示操作单元的地址; 最低有效位(位 0)如为 0 表示要进行写操作，为 1 表示进行读操作，控制字节总是从最低位开始输出。2.2.2 数据输入输出(I/O) 在控制指令字输入后的下一个 SCLK 时钟的上升沿时，数据被写入DS1302，数据输入从低位即位 0 开始。同样，在紧跟 8 位的控制指令字后的下一个 SCLK 脉冲的下降沿读出 DS1302 的数据，读出数据时从低位 0 位到高位 7。 2.2.3 DS1302 的寄存器 DS1302 有 12 个寄存器，其中有 7 个寄存器与日历、时钟相关，存放的数据位为 BCD 码形式 ,其日历、时间寄存器及其控制字。此外，DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与 RAM 相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。 DS1302 与RAM 相关的寄存器分为两类：一类是单个 RAM 单元，共 31 个，每个单元组态为一个 8 位的字节，其命令控制字为 C0HFDH，其中奇数为读操作，偶数为写操作；另一类为突发方式下的 RAM 寄存器，此方式下可一次性读写所有的 RAM的 31 个字节，命令控制字为 FEH(写)、FFH(读)。1 RAM/CK A4 A3 A2 A1 A0 RD/W012345672013 届本科毕业设计（论文）2.2.4 DS1302 实时显示时间的硬件 DS1302 与 CPU 的连接需要三条线，即 SCLK(7)、I/O(6)、RST(5)。图 2.4 示出 DS1302 与 MCU 的连接图。图 2.4 DS1302 与 CPU 的连接需要三条线DS1302 与微处理器进行数据交换时，首先由微处理器向电路发送命令字节，命令字节最高位 MSB(D7)必须为逻辑 1，如果 D7=0，则禁止写 DS1302，即写保护；D6=0 ，指定时钟数据， D6=1，指定 RAM 数据；D5 D1 指定输入或输出的特定寄存器；最低位 LSB(D0)为逻辑 0，指定写操作 (输入)， D0=1 ，指定读操作(输出)。 在 DS1302 的时钟日历或 RAM 进行数据传送时，DS1302 必须首先发送命令字节。若进行单字节传送，8 位命令字节传送结束之后，在下 2 个 SCLK 周期的上升沿输入数据字节，或在下 8 个 SCLK 周期的下降沿输出数据字节。 DS1302 与 RAM 相关的寄存器分为两类: 一类是单个 RAM 单元，共 31 个，每个单元组态为一个 8 位的字节，其命令控制字为 C0HFDH ，其中奇数为读操作，偶数为写操作；再一类为突发方式下的 RAM 寄存器，在此方式下可一次性读、写所有的 RAM 的 31 个字节。 2.2.5 DS1302 应用说明要特别说明的是 DS1302 备用电源 B1，可以用电池或者超级电容器(0.1F 以上)。虽然 DS1302 在主电源掉电后的耗电很小，但是，如果要长时间保证时钟正常，最好选用小型充电电池。可以用老式电脑主板上的 3.6V 充电电池。如果断电时间较短(几小时或几天)时，就可以用漏电较小的普通电解电容器代替。100FVCCRST5SCLK7I/O6DS1302VCCVcc2123Vcc1 8GND4单单单CRYSTALBATTERY2013 届本科毕业设计（论文）就可以保证 1 小时的正常走时。DS1302 在第一次加电后，必须进行初始化操作。初始化后就可以按正常方法调整时间。 DS1302 可以用于数据记录，特别是对某些具有特殊意义的数据点的记录，能实现数据与出现该数据的时间同时记录。这种记录对长时间的连续测控系统结果的分析及对异常数据出现的原因的查找具有重要意义。传统的数据记录方式是隔时采样或定时采样，没有具体的时间记录，因此，只能记录数据而无法准确记录其出现的时间；若采用单片机计时，一方面需要采用计数器，占用硬件资源，另一方面需要设置中断、查询等，同样耗费单片机的资源，而且，某些测控系统可能不允许。但是，如果在系统中采用时钟芯片 DS1302，则能很好地解决这个问题。2.3 存储器基础知识2.3.1 I2C 总线简介 I2C（Inter Integrated Circuit）总线是 Philips 公司开发的一种双向两线主机总线，它能方便地实现芯片间的数据传输与控制。通过两线缓冲接口和内部控制与状态寄存器，可方便地完成多机间的非主从通信或主从通信。基于 I2C 总线的多机通信电路结构简单、程序编写方便，易于实现系统软硬件的模块化和标准化。2.3.2 I2C 总线的数据传送方式I2C 总线器件之间通信串行数据线 SDA 和串行时钟线 SCL 传送数据，交换信息。每个器件（微控制器、LCD 驱动器、存储器或键盘接口）都要设置一个独特的地址码以示区别。根据通讯要求，器件可以工作于发送或接收方式，并允许有多个设备作为主站控制总线。总线上主和从、发送和接收的关系仅取决于每次数据传送的方向。2.3.3 AT24C512 介绍AT24C512 是 Atmel 公司生产的 64KB 串行电可擦的可编程存储器，内部有512 页，每一页为 128 字节，任一单元的地址为 16 位，地址范围为00000FFFH 。A0 1A1 2A2 3GND 4 SDA5SCL6WP7VCC82013 届本科毕业设计（论文）图 2.5 AT24C512 的封装图它采用 8 引脚封装，具有结构紧凑、存储容量大等特点，可以在 2 线总线上并接 4 片芯片，特别适用于具有大容量数据存储要求的数据采集系统，因此在测控系统中被大量采用。AT24C512 的封装如图 2.5 所示，各引脚的功能如下：A0、 A1地址选择输入端。在串行总线结构中，如需连接 4 个AT24C512 芯片，则可用 A0、A1 来区分各芯片。A0 、A1 悬空时为 0。SDA双向串行数据输入输出口。用于存储器与单片机之间的数据交换。SCL串行时钟输入。通常在其上升沿将 SDA 上的数据写入存储器，而在下降沿从存储器读出数据并送往 SDA。WP写保护输入。此引脚与地相连时，允许写操作；与 VCC 相连时，所有的写存储器操作被禁止。如果不连，该脚将在芯片内部下拉到地。VCC电源。GND 接地。NC 悬空。（1）与单片机接口由于 AT24C512 沿袭了 AT24C 系列的接口特性，因此与单片机的连接也可沿袭传统方法。一般 A0、A1、WP 接 VCC 或 GND，SCL、SDA 接地单片机的 I/O 口，即可实现单片机对 AT24C512 的操作。（2）设备选址在对 AT24C512 开始操作前，需要先发一个 8 位的地址字来选择芯片以进行读写。设备地址字格式如图 2.6 所示。其中“10100”为固定的 5 位二进制；A0、A1 用于对多个 AT24C512 加以区分；R/W 为读写操作位，为 1 时表示读操作，为 0 时表示写操作。图 2.6 设备地址字格式（3）写操作AT24C512 的写操作有写字节和写页两种方式。写字节时通常在向AT24C512 发送设备地址字并接到应答信号后，还需要发送 2 个 8 位地址来选择1 0 1 0 0 A1 A0 R/WMSB LSB2013 届本科毕业设计（论文）要写数据的地址。AT24C512 接收到这个地址后会应答一个零信号，然后接收 8位数据进来，并再返回一个零应答信号。在写页方式时，AT24C512 可以一次性写入一页 128 字节。其初始化过程与写字节的方法基本相同。不同的是：当写入一个数据字节后，单片机不发停止状态，而是在应答信号后接着输入 127 个字节；每一个字节接收完毕后，AT24C512 则照样输出一个零应答信号。（4）读操作读操作有当前地址读、随机读、读串三种方式。其初始化过程基本与写操作相同，只是在设备选择字中的最低位要改成读而已。在当前地址读操作方式时，内部数据的地址将保持在最后的读写操作地址加 1 上，直到读到最后字节后又回到最开始的位置。而随机读操作之前先要向 AT24C512 写入一个字节地址，然后才能读。读串操作既可以是当前地址读，也可以是随机地址读。当单片机接收到一个数据字后，会回应一个应答信号。AT24C512 在接收到应答信号后会将地址加 1，接着输出下一个字节。当单片机接收到数据但不送应答信号时，读过程结束。2013 届本科毕业设计（论文）第 3 章 总体设计3.1 结构框图设计根据总体设计要求，构思总体框图如下图数字信号的采集输入，包括无源开关量输入接点，等输出控制电路，主要是无功补偿电容投切控制输出。液晶显示电路，由于点阵液晶显示与数码管显示相比具有功耗低，用户界面设计方便、友好。电源电路，应包括 MCU 及其其他数字芯片正常工作的 5 V 电源，还应包括模拟信号采集输入放大的正负 12V 电源，最好还有一路不与 MCU 共地的单一 12V 电源，以供输入、输出隔离电路使用。通讯电路，简单的说就是 232和 485 通讯E2PROM存储电压、电流数据模拟信号采集输入，在这次设计时采用了交流采样技术。MCU 芯片，主要完成数据的采集，数据的运算处理，输入提取，输出控制，显示控制，数据通讯等，由于这里采用了交流采样技术，所以对 MCU 要求要有高速强大的数字运算能力实时时钟电路2013 届本科毕业设计（论文）图 3.1 总体框图3.2 设计分析用单片机实现电力参数的交流采样，采用交流采样方法进行数据采集，通过算法运算后获得的电压、电流、有功功率、功率因数等电力参数有较好的精确度和稳定性。随着电力系统的快速发展，电网容量的扩大使其结构更加复杂，实时监控、调度的自动化显得尤为重要；而在电力调度自动化系统中，电力参数的测量是最基本的功能。如何快速、准确地采集各种电力参数显得尤为重要。在实现自动化的过程中，最关键的环节是数据采集。根据采集信号的不同，可分直流采样和交流采样两种。直流采样，顾名思义，采样对象为直流信号。它是把交流电压、电流信号经过各种变送器转化为 05V 的直流电压，再由各种装置和仪表采集。此方法软件设计简单，对采样值只需作一次比例变换即可得到被测量的数值。但直流采样仍有很大的局限性：无法实现实时信号的采集；变送器的精度和稳定性对测量精度有很大影响；设备复杂，维护难等。交流采样是将二次测得的电压、电流经高精度的 CT、PT 变成计算机可测量的交流小信号，然后再送入计算机进行处理。由于这种方法能够对被测量的瞬时值进行采样，因而实时性好，相位失真小。它用软件代替硬件的功能又使硬件的投资大大减小。随着微机技术的不断发展，交流采样必将以其优异的性能价格比，逐步取代传统的直流采样方法。在电力系统的实际运行中，电网存在谐波，还会有各种瞬时干扰，如投切电容器和开关合闸、分闸等都会产生干扰；而采用硬件滤波存在硬件电路复杂等诸多弊端，因此本系统求取电力参数采用数字滤波方法去除干扰，用软件代替硬件，实践证明具有较好的滤波效果。此外，系统中还采用指令冗余、软件陷阱等抗干扰措施，以使系统具有良好的抗干扰性能。本文提出的交流采样方法解决了直流采样硬件复杂、实时性差等问题。经实践证明交流采样方法能够快速、准确地采集各种电力参数，具有一定的应用价值。3.2.1 交流采样原理若将电压有效值公式离散化，以一个周期内有限个采样电压数字量来代替一个周期内连续变化的电压函数值，则可用下式表示2013 届本科毕业设计（论文）（式 3.1）NmTuTUM121式中：Tm 为相邻两次采样的时间间隔；u m 为第 m-1 个时间间隔的电压采样瞬时值；N 为 1 个周期的采样点数。若相邻两采样的时间间隔相等，即 Tm 为常数 T，考虑到 N=(T/T)+1，则有（式 NmuNU1213.2）式（3.2）就是根据一个周期各采样瞬时值及每周期采样点数计算电压信号有效值的公式。同理，电流有效值计算公式如下：（式 NmiI 1213.3）计算一相有功功率的公式（式 TiudtP013.4）离散化后为（式 mnmuiNP13.5）式中：i m、u m 为同一时刻的电流、电压采样值。功率因数可由下式求得：（式 UIPcos3.6）2013 届本科毕业设计（论文）由于采集的对象为电压、电流等模拟量，所以必须经A/D 转换器变成数字量以后，才能送入MCU进行处理。本系统选用片内A/D转换器，片内 A/D具有以下特点：10位精度，0.5 LSB 的非线性度， 2 LSB 的绝对精度，65 - 260 s的转换时间，最高分辨率时采样率高达15 kBPS，8路复用的单端输入通道，7路差分输入通道，2路可选增益为10x与200x的差分输入通道，可选的左对齐ADC读数，0 - VCC 的ADC输入电压范围，可选的 2.56V ADC参考电压， 连续转换或单次转换模式， 中断源自动触发ADC 启动，ADC转换结束中断，基于睡眠模式的噪声抑制器。ATmega64有一个 10位的逐次逼近型ADC。ADC 与一个8通道的模拟多路复用器连接，能对来自端口A的8路单端输入电压进行采样。单端电压输入以 0V (GND) 为基准。器件还支持7路差分电压输入组合。两路差分输入(ADC1、ADC0 与ADC3、 ADC2)有可编程增益级，在A/D转换前给差分输入电压提供 0dB (1x)、20dB (10x)或 46 dB(200x) 的放大级。7路差分模拟输入通道共享一个通用负端(ADC1)，而其它任何ADC输入可作为正输入端。如果使用1x或10x增益，可得到8位分辨率。如果使用200x增益，可得到7位分辨率。ADC包括一个采样保持电路，以确保在转换过程中输入到ADC的电压保持恒定。ADC由AVCC引脚单独提供电源。AVCC与 VCC之间的偏差不能超过0.3V 。标称值为2.56V的基准电压，以及AVCC，都位于器件之内。基准电压可以通过在AREF引脚上加一个电容进行解耦，以更好地抑制噪声。交流采样技术是按一定规律对被测信号的瞬时值进行采样，再按一定算法进行数值处理，从而获得被测量的测量方法。该方法的理论基础是采样定理，即要求采样频率为被测信号频谱中最高频率的2倍以上，这就要求硬件处理电路能提供高的采样速度和数据处理速度。目前，高速单片机、DSP及高速A/D转换器的大量涌现，为交流采样技术提供了强有力的硬件支持。交流采样法包括同步采样法、准同步采样法、非同步采样法等几种，本文介绍的是同步采样法。3.2.2 交流采样算法直流采样是对整流后的直流量进行采样，其软件设计、计算非常简单，而交流采样是对被测信号的瞬时值进行采样，再对采样结果进行大量的数值处理，它是用软件功能代替直流采样中的硬件功能，因而软件设计要复杂得多。先把交流电压 U、电流 I、有功功率 P、无功功率 Q、功率因数 COS 等电参量的公式给予离散化。要由离散公式求得准确的测量结果，必须选择合适的采样频率，通常应大于采样定理规定的理论采样频率的 3 倍以上，以保证一周内有足够的采样点数。当然，采样频率的高低取决于 A/D 转换器的转换速度、 DSP 的处理速度及实际需2013 届本科毕业设计（论文）要等。此外，若用于谐波测量，每周采样点数应取 2 的 n 次方，如：64 点、128点、256 点等，以方便采用 DSP 的 FFT 算法。在微机型电力设备中，系统一般通过交流采样获取信号，然后采用傅氏滤波或快速傅立叶变换(FFT)等有等间隔采样要求的滤波算法提取信号特征量。在采样率为几十 Kbps 及以下时，定时触发 A/D 实现等间隔采样可通过简单硬件电路或微控制器内部定时器来实现。在传统的前后台软件设计方法中，一般是在定时器周期性中断服务程序中执行交流采样任务，其它功能绝大部分在后台的无限循环内完成。随着微控制器集成度的增加和应用要求的复杂化，前后台系统在大量的片内外设的使用和管理、任务实时性保证、程序可靠性和可移植性等方面显得力不从心。3.3 设计方案的比较及确定我们已经在 3.1 节中根据设计要求画出了大致的设计框图，我们可以根据框图设计具体的电路。因为一个好的系统的设计最重要是 MCU 的选择（设计中用到 MCU 的时候） 。方案一：用内部没有 A/D 转换器的 MCU，若采用这种方案，就要外部扩展 A/D 转换器， MCU 正常工作对 A/D 转换器的干扰小，当然外部 A/D 转换器具有稳定性好，精度可以根据需要随意选择，但是外部扩展 A/D 转换器使得硬件连接变的复杂，框图如图 3.2 所示，外部模拟信号先经过 A/D 转换器变换成数字信号，然后才能送到微处理器方案二：用内部有 A/D 转换器的 MCU，若采用这种方案，就不要外部扩展 A/D 转换器， 由于 A/D 在单片机的内部，所以 MCU 的工作对内部 A/D 转换器的影响较大，稳定性没有外部 A/D 转换器好，但是高精度的外部 A/D 转换器价格一般比较高， AVR 单片机内部带有 10 位的 A/D 转换器，并且内部 A/D 转换器是不要钱的，并且硬件电路连接简单，硬件连接框图如图 3.3 所示，外部模拟信号可以外部模拟信号微处理器A/D 转换电路图 3.2 方案一框图2013 届本科毕业设计（论文）直接送入单片机。所以这里就选用内部有 A/D 转换器的单片机。这里就采用了这种廉价 A/D 的特性选用了 AVR 系列中的 M64 单片机。第 4 章 单元电路设计4.1 电压电流信号采集输入电路电压电流信号采集输入电路如图 4.1 所示。由于该控制器是高压控制器，又由于技术要求上要求：取样电压为：AC 100V ,取样电流为：05A，而我们的单片机的 A/D 转换器只能采样 05V 的电压信号，所以我们这里就选用了电压互感器、电流互感器来采样电压、电流信号,这样可以使电路的干扰源减少，也就提高了电路的稳定性，经过变换后，又经过运算放大器放大，放大倍数要根据实际情况给予调整（放大倍数应满足输入信号放大后输出的最大值略小于单片机 A/D 转换器允许输入信号的最大值） 。外部模拟信号MCU处理器图 3.3 方案二框图R1130K/2WUa1AUc1ATV1PT204CTA1CT254CR18 10KIb1Ib2R4360R/0.5WR510KR7 20K32 1411N1ALM324R19 10KR390R/0.5WR610KR820K56 7N