黄红涛-vhdl实验报告-实验1 8选1数据选择器

学学生生实实验验报报告告 实验课名 称 VHDL 硬件描述语言 实验项目名称 8 选 1 数据选择器 专 业 名称 电子科学与技术 班级 32050801 学号 3205080134 学 生 姓名 黄红涛 教 师 姓名 程鸿亮 2010 2010 年 11 11 月 6 6 日 组别组别 同组同学同组同学 刘增辉刘增辉 实验日期 实验日期 2011 年年 11 月月 6 日日 实验室名称实验室名称 成绩成绩 一 实验名称 一 实验名称 8 8选选1 1数据选择器数据选择器 二 实验目的与要求 二 实验目的与要求 1 实验目的 设计一个 8 选 1 的数据选择器 初步掌握 QuartusII 软件的使用方法以及硬件编程下载 的基本技能 2 实验要求 通过 VHDL 编程 实现一个数据选择器 要求有 8 位数据输入端 1 位数据输出端 通过 3 位地址输入信号寻址 并具有输出使能功能 首先在 QuartusII 上进行功能和时序 仿真 之后通过器件及其端口配置下载程序到 SOPC 开发平台中 如图所示 d0 d7 为数据输入端 g 为使能端 高电平有效 a 2 0 为地址输端 y 为输出端 要求非使能或是无效地址状态时 y 输出 0 首先在QuartusII上进行功能和时序仿真 之后通过器件及其端 口配置下载程序到SOPC开发平台中 在硬件实现中 要求 1 用实验平台的拨动开关实现8位输入信号 d0 d7 要求使 用最右面8个开关 2 用实验平台的按键实现地址信号和使能信号 注意注意采用模式 0 的输入方式 并使用最左 边的键 6 键 8 三个按键实现地址输入 以及键 3 实现使能信号 3 输出采用 LED 发光阵列的 LED12 三 实验内容 三 实验内容 1 打开QuartusII软件 建立一个新的工程 1 单击菜单 File New Project Wizard 2 输入工程的路径 工程名以及顶层实体名 3 单击 Next 按钮 由于我们建立的是一个空的项目 所以没有包含已有文件 单击 Next 继续 4 设置我们的器件信息 如 将 package 选择为 FBGA 将 family 置为 cydoneii pincount 设置为 484 5 单击 Next 指定第三方工具 但是这里我们不指定第三方 EDA 工具 单击 Next 后结束工程建立 2 建立 VHDl 文件 1 单击 File New 菜单项 选择弹出窗口中的 VHDL File 项 单击 OK 按钮以建立打开空 的 VHDL 文件 注意此文件并没有在硬盘中保存 2 在编辑窗口中输入 VHDL 源文件并保存 注意实体名 文件名必须和建立工程时所设定 的层实体名相同 3 编译工程 单击 Processing Start Compilation 开始编译 编译过程中可能会显示若干出错消 息 参考提示原因对程序进行修改直到编译完全成功为止 3 建立矢量波形文件 1 单击 File New 命令 在弹出的对话框中选择 Other Files 页面中的 Vector Waveform File 项 打开矢量波形文件编辑窗口 2 双击窗口左边空白区域 打开 Insert Node or Bus 对话框 3 单击 Node Finder 按钮 打开以下对话框 选择 Filter 下拉列表中的 Pins all 并点击 List 按酒以列出所有的端口 通过 按钮把这些端口加入到右面 的窗口中 单击 OK 完成端口的添加 4 回到波形编辑窗口 对所有输入端口设置输入波形 具体可以通过左边的工具栏 或通过对信号单击鼠标右键的弹出式菜单中完成操作 最后保存次波形文件 4 进行功能仿真 1 单击 Assignments Settings 在弹出对话框中做以下设置 simulation mode 改为 functional simulation input 改为 MUX8 1 vwf 单击 ok 2 单击 Processing Generate Functional Simulation Netlist 以获得功能仿真网 络表 3 单击 Processing Start Simulation 进入仿真页面 5 进行时序仿真 1 单击 Assignments Settings 在弹出对话框中做以下设置 Simulation mode 设置为 Timing 即时序仿真 指定仿真波形文件后单击 OK 完成设置 2 单击 Processing Start Simulation 进入仿真页面 如果在时序上也没有问题 就可以进入下载工作了 6 器件的下载 1 指定器件引脚 单击 Assignments Assignment Editor 打开引脚分配编辑框 为每一个端口指定器件的引脚 在引脚指定过程中需要参照开发系统所给的 I O 端 口映射表 通过开发平台上每个 I O 器件附近的 I O 编号 在映射表中找到相应的 引脚名 填入上图所示的对话框即可 2 连接下载线 通过 USB blaster 下载电缆连接 PC 机和开发平台 如果首次使用 下载电缆 此时操作系统会提示安装驱动程序 此 USB 设备的驱动处于 QuartusII 安装目录中的 drivers usb blaster 中 3 单击 Tool Programmer 打开下载窗口 通过对话框中的 Hardware Setup 按钮 选 择下载设备 USB Blaster 点击 Start 完成下载 四 实验条件四 实验条件 1 WindowsXP 操作系统 2 QuartusII EDA 开发系统 3 杭州康芯 SOPC 硬件开发平台 五 实验原理 五 实验原理 1 算法流程图 a 000 a 001 a 010 a 011 a 100 a 101 a 110 a 111 g 0 开始 结束 Y 0 Y d0 Y d1 Y d2 Y d3 Y d4 Y d5 Y d6 Y d7 2 2 硬件设置与调试原理 硬件设置与调试原理 1 用实验平台的拨动开关实现8位输入信号 d0 d7 要求使用最右面8个开关 这时 可以直接通过拨动八个开关的位置 改变输入信号 开关上置表示输入高电平 1 开关下置表示输入低电平 0 2 用实验平台的按键实现地址信号和使能信号 注意采用模式0的输入方式 并使用最左 边的键6 键8三个按键实现地址输入 以及键3实现使能信号 地址输入端a2 a1 a0是 通过按键的按动实现的 当指示灯亮时 表示该地址输入端置为 1 否则为 0 根据数据选择器的原理 当使能端为高电平 1 时 输出信号y随地址输入变化遵循以 下规律 a2a1a0 000 y d0 a2a1a0 001 y d1 a2a1a0 010 y d2 a2a1a0 011 y d3 a2a1a0 100 y d4 a2a1a0 101 y d5 a2a1a0 110 y d6 a2a1a0 111 y d7 当使能端为低电平时 输出信号y随地址输入变化 3 在模式0环境下 输出采用LED发光阵列的LED12 根据LED发光原理 当输出为低电平 时 LED不会正常发光 当输出为高电平时 LED会发光 而输出信号正是选择器所选 择出的某一个输入信号 4 通过改变输入开关 地址键 使能端可以设置不同的输出结果 这样 八选一数据选 择器就能通过实验平台实现和验证 六 源代码 六 源代码 library ieee use ieee std logic 1164 all entity mux8 1 is port d0 d1 d2 d3 d4 d5 d6 d7 in std logic g in std logic a in std logic vector 2 downto 0 y out std logic end entity mux8 1 architecture struct of mux8 1 is begin process a g d0 d1 d2 d3 d4 d5 d6 d7 begin if g 0 then yyyyyyyyy d7 end case end if end process end architecture struct 七 实验结果与分析七 实验结果与分析 1 波形时序仿真 其仿真结果如下图 创建的波形文件 进行功能仿真 进行时序仿真 2 以下是对参考代码的编译下载后的部分图例 图 1 图 2 图 3 说明 图 1 地址信号 a 2 0 为 111 选通 d7 LED12 输出 灯灭 指示 d7 为高电平 图 2 地址信号 a 2 0 为 011 选通 d3 LED12 输出 灯亮 指示 d3 为 低电平 图 3 地址信号 a 2 0 为 111 选通 d3 LED12 输出 灯亮 指示 d3 为高电平 八 讨论和回答问题及体会 八 讨论和回答问题及体会 1 数据选择器是常用的组合逻辑部件之一 它由组合逻辑电路对数字信号进行控制来 完成较复杂的逻辑功能 它有若干个数据输入端 D0 D1 若干个控制输入端 A0 A1 和一个输出端 Y0 在控制输入端加上适当的信号 即可从多个输入数据源中 将所需的数据信号选择出来 送到输出端 本实验用 VHDL 语言设计 8 选 1 的数据选择器 结合实验本身要求以及算法描述的特点 我们选用 case 语句 从许多不同的序列中选择其 中之一来执行 虽然 if 语句也有类似的特点和功能 但 case 语句的可读性比 if 语句要强的 多 程序阅读者很容易找到条件式和动作的对应关系