数字电子技术-考试复习选择填空题汇总

1 数字电子技术试卷数字电子技术试卷 一 选择题 A A 组 1 如果采用偶校验方式 下列接收端收到的校验码中 A 是不正确的 A 00100 B 10100 C 11011 D 11110 某一逻辑函数真值表确定后 下面描述该函数功能的方法中 具有唯一性的是 B A 逻辑函数的最简与或式 B 逻辑函数的最小项之和 C 逻辑函数的最简或与式 D 逻辑函数的最大项之和 在下列逻辑电路中 不是组合逻辑电路的是 D A 译码器 B 编码器 C 全加器 D 寄存器 下列触发器中没有约束条件的是 D A 基本 RS 触发器 B 主从 RS 触发器 C 同步 RS 触发器 D 边沿 D 触发器 555 定时器不可以组成 D A 多谐振荡器 B 单稳态触发器 C 施密特触发器 D JK 触发器 编码器 A 优先编码功能 因而 C 多个输入端同时为 A 有 B 无 C 允许 D 不允许 D 触发器可以构成移位寄存器 A 基本 RS 触发器 B 主从 RS 触发器 C 同步 RS 触发器 D 边沿 D 触发器 速度最快的 A D 转换器是 A 电路 A 并行比较型 B 串行比较型 C 并 串行比较型 D 逐次比较型 9 某触发器的状态转换图如图所示 该触发器应是 C A J K 触发器 B R S 触发器 C D 触发器 D T 触发器 10 电子专业作 对于 VHDL 以下几种说法 错误的是 A A VHDL 程序中是区分大小写的 B 一个完整的 VHDL 程序总是由库说明部分 实体和结构体等三部分构成 C VHDL 程序中的实体部分是对元件和外部电路之间的接口进行的描述 可以看成是定义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B B 组 1 微型计算机和数字电子设备中最常采用的数制是 A A 二进制 B 八进制 C 十进制 D 十六进制 2 十进制数 6 在 8421BCD 码中表示为 B A 0101 B 0110 C 0111 D 1000 3 在图 1 所示电路中 使的电路是 A AY A B C D 1 2 3 4 2 4 接通电源电压就能输出矩形脉冲的电路是 D A 单稳态触发器 B 施密特触发器 C D 触发器 D 多谐振荡器 5 多谐振荡器有 C A 两个稳态 B 一个稳态 C 没有稳态 D 不能确定 6 已知输入 A B 和输出 Y 的波形如下图所示 则对应的逻辑门电路是 D A 与门 B 与非门 C 或非门 D 异或门 7 下列电路中属于时序逻辑电路的是 B A 编码器 B 计数器 C 译码器 D 数据选择器 8 在某些情况下 使组合逻辑电路产生了竞争与冒险 这是由于信号的 A A 延迟 B 超前 C 突变 D 放大 9 下列哪种触发器可以方便地将所加数据存入触发器 适用于数据存储类型的 时序电路 C A RS 触发器 B JK 触发器 C D 触发器 D T 触发器 10 电路和波形如下图 正确输出的波形是 A A B C D 1 2 3 4 C C 组 1 十进制数 25 用 8421BCD 码表示为 A A 11001 B 0010 0101 C 100101 D 10001 2 当逻辑函数有 n 个变量时 共有 D 个变量取值组合 A n B 2n C n2 D 2n 3 在何种输入情况下 与非 运算的结果是逻辑0 D A 全部输入是 0 B 任一输入是 0 C 仅一输入是 0 D 全部输入是 1 4 存储8 位二进制信息要 D 个触发器 A 2 B 3 C 4 D 8 5 欲使JK 触发器按Qn 1 n 工作 可使JK 触发器的输入端 A Q A J K 1 B J 0 K 1 C J 0 K 0 D J 1 K 0 6 多谐振荡器可产生 B 3 A 正弦波 B 矩形脉冲 C 三角波 D 锯齿波 7 在下列逻辑电路中 不是组合逻辑电路的是 A A 译码器 B 编码器 C 全加器 D 寄存器 8 八路数据分配器 其地址输入端有 B 个 A 2 B 3 C 4 D 8 9 8 位移位寄存器 串行输入时经 D 个脉冲后 8 位数码全部移入寄存器中 A 1 B 2 C 4 D 8 10 一个无符号 8 位数字量输入的 DAC 其分辨率为 D 位 A 1 B 3 C 4 D 8 D D 组 1 下列四个数中 最大的数是 B A AF 16B 001010000010 8421BCD C 10100000 2D 198 10 2 下列关于异或运算的式子中 不正确的是 B A AA 0B 1 AA C A0 AD A1 A 3 下列门电路属于双极型的是 A A OC 门B PMOS C NMOSD CMOS 4 对于钟控 RS 触发器 若要求其输出 0 状态不变 则输入的 RS 信号应为 A A RS X0B RS 0X C RS X1D RS 1X 5 如图所示的电路 输出 F 的状态是 D A AB A C 1D 0 6 AB A 在四变量卡诺图中有 B 个小格是 1 A 13B 12 C 6D 5 7 二输入与非门当输入变化为 A 时 输出可能有竞争冒险 A 01 10 B 00 10 C 10 11 D 11 01 8 N 个触发器可以构成能寄存 B 位二进制数码的寄存器 A N 1 B N C N 1 D 2N 9 以下各电路中 B 可以产生脉冲定时 A 多谐振荡器 B 单稳态触发器 C 施密特触发器 D 石英晶体多谐振荡器 4 10 输入至少 B 位数字量的 D A 转换器分辨率可达千分之一 A 9 B 10 C 11 D 12 二 判断题 A 组 1 MP 音乐播放器含有 D A 转换器 因为要将存储器中的数字信号转换成优美动听的模拟信号 音乐 2 真值表 函数式 逻辑图 卡诺图和时序图 它们各具有特点又相互关联 3 有冒险必然存在竞争 有竞争就一定引起冒险 4 时序逻辑电路的特点是 电路任一时刻的输出状态与同一时刻的输入信号有关 与原有状态没有任何的联系 5 电子专业作 FPGA 是现场可编程门阵列 属于低密度可编程器件 B 组 1 时序电路无记忆功能 组合逻辑电路有记忆功能 2 在普通编码器中 任何时刻都只允许输入二个编码信号 否则输出将发生混乱 3 基本的 RS 触发器是由二个与非门组成 4 A D 转换器是将数字量转换为模拟量 5 逻辑电路如下图所示 只有当 A 0 B 0 时 Y 0 才成立 C 组 1 若两个函数具有不同的逻辑函数式 则两个逻辑函数必然不相等 2 三态门的三种状态分别为 高电平 低电平 不高不低的电压 3 D 触发器的特性方程为 Qn 1 D 与 Qn无关 所以它没有记忆功能 4 编码与译码是互逆的过程 5 同步时序电路具有统一的时钟 CP 控制 D D 组 1 时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关 2 D 触发器的特性方程为 Qn 1 D 与 Qn无关 所以它没有记忆功能 3 用数据选择器可实现时序逻辑电路 4 16 位输入的二进制编码器 其输出端有 4 位 5 时序电路不含有记忆功能的器件 三 填空题 A 组 数字电路按照是否有记忆功能通常可分为两类 组合逻辑电路 时序逻辑电路 三态门的三种状态是指 0 1 高阻 实现 A D 转换的四个主要步骤是 采样 保持 量化 编码 5 将十进制转换为二进制数 八进制数 十六进制数 25 6875 D B O 5 寄存器分为 基本寄存器 和 移位寄存器 两种 6 半导体数码显示器的内部接法有两种形式 共 阳极 接法和共 阴极 接法 7 与下图真值表相对应的逻辑门应是 与门 输入 A B输出 F 0 00 0 10 1 00 1 11 8 已知 L A C 则 L 的反函数为 CBF 9 基本 RS 触发器 若现态为 1 S R 则触发状态应为 1 10 电子专业选作 ROM 的存储容量为 1K 8 则地址码为 10 位 数据线为 8 位 B 组 1 请将下列各数按从大到小的顺序依次排列 246 8 165 10 10100111 2 A4 16 10100111 2 246 8 165 10 A4 16 2 逻辑函数有三种表达式 逻辑表达式 真值表 卡诺图 3 TTL 逻辑门电路的典型高电平值是 3 6 V 典型低电平值是 0 3 V 4 数据选择器是一种 多个 输入 单个 输出的中等规模器件 5 OC 门能实现 线与 逻辑运算的电路连接 采用总线结构 分时传输数据时 应选用 三态门 6 逻辑表达式为 它存在 0 冒险 BACABCF 7 时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态 还与电路 过去的 状态有关 8 触发器按逻辑功能可以分为 RS D JK T 四种触发器 9 双稳态触发器电路具有 两个稳态 并能 触发翻转 的两大特性 10 模数转换电路包括 采样 保持 量化 和编码 四个过程 C 组 1 二进制 1110 101 2转换为十进制数为 14 625 2 十六进制数 BE 6 16转换为二进制数为 10111110 011 2 3 F BCD AC AB ABC m 7 10 11 12 13 14 15 ABC 4 F AC D 的最小项表达式为 m 1 3 9 10 11 14 15 B 5 一个基本RS 触发器在正常工作时 它的约束条件是 1 则它不允许输入 0 RSS 且 0 的信号 R 6 555 定时器的最后数码为555 的是 TTL 产品 为7555 的是 CMOS 产品 6 7 TTL 与非门的多余输入端悬空时 相当于输入 高 电平 8 数字电路按照是否有记忆功能通常可分为两类 组合逻辑电路 时序逻辑电路 9 对于共阳接法的发光二极管数码显示器 应采用 低 电平驱动的七段显示译码器 10 F AB 的对偶函数是 F A B CC D 组 1 将 234 8按权展开为 2 82 3 81 4 80 2 10110010 1011 2 262 54 8 B2 B 16 3 逻辑函数 F B D 的反函数 A C ACFBD 4 逻辑函数通常有 真值表 代数表达式 卡诺图 等描述形式 5 施密特触发器具有 回差 现象 又称 电压滞后 特性 6 在数字电路中 按逻辑功能的不同 可以分为 逻辑电路 和 时序电路 7 消除冒险现象的方法有 修改逻辑设计 吸收法 取样法 和 选择可靠编码 8 触发器有 2 个稳态 存储8 位二进制信息要 8 个触发器 9 逻辑代数运算的优先顺序为 非 与 或 10 寄存器按照功能不同可分为两类 移位 寄存器和 数码 寄存器 E 组 1 数字信号的特点是在 上和 上都是不连续变化的 其高电平和 低电平常用 和 来表示 2 请将下列各数按从大到小的顺序依次排列 123 8 82 10 1010100 2 51 16 以上四个数中最小数的 8421BCD 码为 8421BCD 3 除去高 低电平两种输出状态外 三态门的第三态输出称为 状态 4 在 555 定时器组成的脉冲电路中 脉冲产生电路有 脉冲整形电路有 其中 属于双稳态电路 5 存储容量为 4K 8 的 SRAM 有 根地址线 有 根数据线 用其扩展成容量为 16K 16 的 SRAM 需要 片 6 实现 A D 转换的四个主要步骤是 和编码 1 十进制 9 用余 3 码表示为 1100 2 逻辑函数 Y A B C 其反函数 对偶函数 Y A BC YCBA 3 OC 门在实际使用时必须在输出端外接 负载电阻和电源 4 设计模值为 30 的计数器至少需要 5 级触发器 1 逻辑函数的描述有多种 下面 B 描述是唯一的 A 逻辑函数表达式 B 卡诺图 C 逻辑图 D 文字说明 2 一只四输入与非门 使其输出为 0 的输入变量取值组合有 D 种 A 15 B 8 C 7 D 1 3 可用来暂时存放数据的器件是 B A 译码器 B 寄存器 C 全加器 D 编码器 4 D 可用来自动产生矩形脉冲信号 7 DCBADCAB A 施密特触发器 B 单稳态触发器 C T 触发器 D 多谐振荡器 5 单稳态触发器的主要用途是 C A 整形 延时 鉴幅 B 整形 鉴幅 定时 C 延时 定时 整形 D 延时 定时 存储 一 填空题 每空 1 分 共 20 分 1 有一数码 10010011 作为自然二进制数时 它相当于十进制数 147 作为 8421BCD 码时 它相当于十进制 数 93 2 三态门电路的输出有高电平 低电平和 高阻 3 种状态 3 TTL 与非门多余的输入端应接 高电平或悬空 4 TTL 集成 JK 触发器正常工作时 其和端应接 高 电平 d R d S 5 已知某函数 该函数的反函数 DCABDCABF F 6 如果对键盘上 108 个符号进行二进制编码 则至少要 7 7 位二进制数码 7 典型的 TTL 与非门电路使用的电路为电源电压为 5 V 其输出高电平为 3 6 V 输出低 电平为 0 35 V CMOS 电路的电源电压为 3 18 V 8 74LS138 是 3 线 8 线译码器 译码为输出低电平有效 若输入为 A2A1A0 110 时 输出 应为 10111111 01234567 YYYYYYYY 9 将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字节的 ROM 该 ROM 有 11 根 地址线 有 16 根数据读出线 10 两片中规模集成电路 10 进制计数器串联后 最大计数容量为 100 位 11 下图所示电路中 Y1 A B Y2 A B A B Y3 A B 12 某计数器的输出波形如图 1 所示 该计数器是 5 进制计数器 13 驱动共阳极七段数码管的译码器的输出电平为 低 有效 A B Y1 Y2 Y3 8 二 二 单项选择题 1 函数 F A B C AB BC AC 的最小项表达式为 A A F A B C m 0 2 4 B A B C m 3 5 6 7 C F A B C m 0 2 3 4 D F A B C m 2 4 6 7 2 8 线 3 线优先编码器的输入为 I0 I7 当优先级别最高的 I7有效时 其输出的值是 C 012 YYY A 111 B 010 C 000 D 101 3 十六路数据选择器的地址输入 选择控制 端有 C 个 A 16 B 2 C 4 D 8 4 有一个左移移位寄存器 当预先置入 1011 后 其串行输入固定接 0 在 4 个移位脉冲 CP 作用下 四位数据的 移位过程是 A A 1011 0110 1100 1000 0000 B 1011 0101 0010 0001 0000 C 1011 1100 1101 1110 1111 D 1011 1010 1001 1000 0111 5 已知 74LS138 译码器的输入三个使能端 E1 1 E2A E2B 0 时 地址码 A2A1A0 011 则输出 Y7 Y0 是 C A 11111101 B 10111111 C 11110111 D 11111111 6 一只四输入端或非门 使其输出为 1 的输入变量取值组合有 A 种 A 15 B 8 C 7 D 1 7 随机存取存储器具有 A 功能 A 读 写 B 无读 写 C 只读 D 只写 8 N 个触发器可以构成最大计数长度 进制数 为 D 的计数器 A N B 2N C N2 D 2N 9 某计数器的状态转换图如下 其计数的容量为 B A 八 B 五 C 四 D 三 10 已知某触发的特性表如下 A B 为触发器的输入 其输出信号的逻辑表达式为 C ABQn 1说明 00 Qn保持 010 置 0 101 置 1 11 Qn翻转 A Qn 1 A B C D Qn 1 B nn1n QAQAQ nn1n QBQAQ 11 有一个 4 位的 D A 转换器 设它的满刻度输出电压为 10V 当输入数字量为 1101 时 输出电压为 A 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1 9 A 8 125V B 4V C 6 25V D 9 375V 12 函数 F AB BC 使 F 1 的输入 ABC 组合为 D A ABC 000 B ABC 010 C ABC 101 D ABC 110 13 已知某电路的真值表如下 该电路的逻辑表达式为 C A B C D CY ABCY CABY CCBY A AB BC CY YA AB BC CY Y 00001000 00111011 01001101 01111111 14 四个触发器组成的环行计数器最多有 D 个有效状态 A 4 B 6 C 8 D 16 B 三 三 判判断断说说明明题题 1 逻辑变量的取值 比 大 2 D A 转换器的位数越多 能够分辨的最小输出电压变化量就越小 3 八路数据分配器的地址输入 选择控制 端有 8 个 4 因为逻辑表达式 A B AB A B 成立 所以 AB 0 成立 5 利用反馈归零法获得N 进制计数器时 若为异步置零方式 则状态SN 只是短暂的过渡 状态 不能稳定而是立刻变为0 状态 6 在时间和幅度上都断续变化的信号是数字信号 语音信号不是数字信号 7 约束项就是逻辑函数中不允许出现的变量取值组合 用卡诺图化简时 可将约束项当作 1 也可当作 0 8 时序电路不含有记忆功能的器件 9 计数器除了能对输入脉冲进行计数 还能作为分频器用 10 优先编码器只对同时输入的信号中的优先级别最高的一个信号编码 一 单项选择题 每小题 1 分 共 15 分 1 一位十六进制数可以用多少位二进制数来表示 C A B C D 16 2 以下电路中常用于总线应用的是 A 10 A TSL 门 B OC 门 C 漏极 开路门 D CMOS 与非门 3 以下表达式中符合逻辑运算法则的是 D A C C C2 B 1 1 10 C 0 1 D A 1 1 4 T 触发器的功能是 D A 翻转 置 0 B 保持 置 1 C 置 1 置 0 D 翻转 保持 5 存储 8 位二进制信息要多少个触发器 D A 2 B 3 C 4 D 8 6 多谐振荡器可产生的波形是 B A 正弦波 B 矩形脉冲 C 三角波 D 锯齿波 7 一个16 选一的数据选择器 其地址输入 选择控制输入 端的个 数是 C A 1 B 2 C 4 D 16 8 引起组合逻辑电路中竟争与冒险的原因是 C A 逻辑关系错 B 干扰信号 C 电路延时 D 电源不稳定 9 同步计数器和异步计数器比较 同步计数器的最显著优点是 A A 工作速度高 B 触发器利用率高 C 电路简单 D 不受时钟CP 控制 10 N 个触发器可以构成能寄存多少位二进制数码的寄存器 B A N 1 B N C N 1 D 2N 11 若用JK 触发器来实现特性方程 则 JK 端的方程应为 B ABQAQ n1n A J AB K B J AB K BABA C J K AB D J K ABBA BA 12 一个无符号10 位数字输入的DAC 其输出电平的级数是 C A 4 B 10 C 1024 D 100 13 要构成容量为4K 8 的 RAM 需要多少片容量为 256 4 的 RAM D A 2 B 4 C 8 D 32 14 随机存取存储器RAM 中的内容 当电源断掉后又接通 则存储器中的内容将如何变换 C A 全部改变 B 全部为1 C 不确定 D 保持不变 15 用 555 定时器构成单稳态触发器 其输出的脉宽为 B A 0 7RC B 1 1RC C 1 4RC D 1 8RC 二 多项选择题 每小题 1 分 共 5 分 16 以下代码中 为无权码的是 C D A 8421BCD 码 B 5421BCD 码 C 余三码 D 格雷码 17 当三态门输出高阻状态时 以下说法正确的是 A B A 用电压表测量指针不动 B 相当于悬空 C 电压不高不低 D 测量电阻指针不动 18 已知 F A BD CDE D 下列结果正确的是哪几个 A C BA A F B F DBA DBA 11 C F D F DBDA DBDA 19 欲使 JK 触发器按Qn 1 Qn工作 可使JK 触发器的输入端为以下哪几种情况 A B D A J K 0 B J Q K C J K Q D J Q K 0 QQ 20 关于PROM 和 PAL 的结构 以下叙述正确的是 A D A PROM 的与阵列固定 不可编程 B PROM 与阵列 或阵列均不可编程 C PAL 与阵列 或阵列均可编程 D PAL 的与阵列可编程 三 判断改错题 每小题 2 分 共 10 分 21 数字电路中用 1 和 0 分别表示两种状态 二者无大小之分 22 TTL 与非门的多余输入端可以接固定高电平 23 异或函数与同或函数在逻辑上互为反函数 24 D 触发器的特征方程 Qn 1 D 而与Qn无关 所以 D 触发器 不 是时序电路 25 移位寄存器 74LS194 可串行输入并行输出 但不能串行输入串行输出 四 填空题 每小题 2 分 共 16 分 26 二进制数 1011 1001 2转换为八进制数为 13 41 转换为十六进制数为 B9 27 数字电路按照是否具有记忆功能通常可分为两类 组合逻辑电路 时序逻辑电路 28 已知逻辑函数 F A B 它的与非 与非表达式为 或与非表达式为 ABAB AB AB 29 5 个变量可构成 32 个最小项 变量的每一种取值可使 1 个最小项的值为 1 30 在题 30 图所示可编程阵列逻辑 PAL 电路中 Y1 Y3 123234134124I I II I II I II I I 12II 12 题 30 图 31 555 定时器构成的施密特触发器 若电源电压 VCC 12V 电压控制端经 0 01 F 电容接地 则上触发电平 UT 8 V 下触发电平 UT 4 V 32 若 ROM 具有 10 条地址线和 8 条数据线 则存储容量为 1K 8 比特 可以 存储 1024 个字节 33 对于 JK 触发器 若 则可完成 T 触发器的逻辑功能 若 则可完成 D 触发KJ KJ 器的逻辑功能 1 1 对于逻辑问题表示方法中具有唯一性的是 对于逻辑问题表示方法中具有唯一性的是 D D A A 与与 或式或式 B B 或或 与式与式 C C 逻辑图逻辑图 D D 卡诺图卡诺图 2 2 B B BABAF A A B B C C D D ABABA BAA 3 3 C CBAF A A B B C C D D CBA CBA CBA CBA 4 4 边沿式 边沿式 D 触发器是一种触发器是一种 C 稳态电路 稳态电路 A A 无无 B B 单单 C C 双双 D D 多多 5 5 L L AB CAB C 的对偶式为的对偶式为 B B A A A BCA BC B B A B C A B C C C A B CA B C D D ABCABC 6 6 将 将 D D 触发器改造成触发器改造成 T T 触发器 图触发器 图 1 1 所示电路中的虚线框内应是所示电路中的虚线框内应是 D D A A 或非门或非门 B B 与非门与非门 C C 异或门异或门 D D 同或门同或门 图图 1 1 13 7 7 标准与标准与 或式是由或式是由 B B 构成的逻辑表达式 构成的逻辑表达式 A A 与项相或与项相或 B B 最小项相或最小项相或 C C 最大项相与最大项相与 D D 或项相与或项相与 8 8 与十进制数 与十进制数 53 553 5 10 10等值的数或代码为 等值的数或代码为 B B A A 101011 101 101011 101 8421BCD 8421BCD B B 35 8 35 8 16 16 C C 110101 01 110101 01 2 2 D D 65 1 65 1 8 8 9 9 某 某 D AD A 转换器满刻度输出电压为转换器满刻度输出电压为 10V10V 要求 要求 1mV1mV 的分辨率 其输入数字量位数至少为的分辨率 其输入数字量位数至少为 B B 位 位 A A 1313 B B 1414 C C 1515 D D 1616 1010 在下面图 在下面图 2 2 所示中能实现逻辑状态输出所示中能实现逻辑状态输出的电路为的电路为 A A nn QQ 1 图图 2 2 1111 一个 一个 12K12K8 8 位存储系统 需要地址线数为多少 需要位存储系统 需要地址线数为多少 需要 2K2K4 4 位存储器芯片数为多少位存储器芯片数为多少 应选择应选择 C C A A 地址线地址线 1313 芯片数 芯片数 6 6 B B 地址线地址线 1010 芯片数 芯片数 6 6 C C 地址线地址线 1414 芯片数 芯片数 1212 D D 地址线地址线 1313 芯片数 芯片数 1212 12 12 以下四种转换器 以下四种转换器 B B 是是 A DA D 转换器且转换速度最高 转换器且转换速度最高 A A 逐次逼近型逐次逼近型 B B 并联比较型并联比较型 C C 双积分型双积分型 D D 施密特触发器施密特触发器 试卷一 一 20 分 选择填空 1 十进制数 3 625 的二进制数和 8421BCD 码分别为 B A 11 11 和 11 001 B 11 101 和 0011 011000100101 C 11 01 和 11 011000100101 D 11 101 和 11 101 2 下列几种说法中错误的是 D A 任何逻辑函数都可以用卡诺图表示 B 逻辑函数的卡诺图是唯一的 C 同一个卡诺图化简结果可能不是唯一的 D 卡诺图中 1 的个数和 0 的个数相同 3 和 TTL 电路相比 CMOS 电路最突出的优点在于 D A 可靠性高 B 抗干扰能力强 C 速度快 D 功耗低 4 为了把串行输入的数据转换为并行输出的数据 可以使用 B A 寄存器 B 移位寄存器 C 计数器 D 存储器 5 单稳态触发器的输出脉冲的宽度取决于 C A 触发脉冲的宽度 B 触发脉冲的幅度 C 电路本身的电容 电阻的参数 D 电源电压的数值 6 为了提高多谐振荡器频率的稳定性 最有效的方法是 C A 提高电容 电阻的精度 B 提高电源的稳定度 C 采用石英晶体振荡器 C 保持环境温度不变 14 7 已知时钟脉冲频率为 fcp 欲得到频率为 0 2fcp的矩形波应采用 A A 五进制计数器 B 五位二进制计数器 C 单稳态触发器 C 多谐振荡器 8 在图 1 8 用 555 定时器组成的施密特触发电路中 它的回差电压等于 B A 5V B 2V C 4V D 3V I 5V 8 4 1 5 6 2 3 555 1 4V 图 1 8 试卷二试卷二 一 18 分 选择填空题 1 用卡诺图法化简函数 F ABCD m 0 2 3 4 6 11 12 d 8 9 10 13 14 15 得最简与 或式 c A BCBF B CBDAF C CBDF D ABCDF 2 逻辑函数 F1 F2 F3的卡诺图如图 1 2 所示 他们之间的逻辑关系是 b A F3 F1 F2B F3 F1 F2 C F2 F1 F3D F2 F1 F3 1 1 1 C F1 00 01 11 10 0 1 AB 1 1 1 1 C F2 00 01 11 10 0 1 AB 1 1 1 1 1 C F3 00 01 11 10 0 1 AB 图 1 2 3 八选一数据选择器 74151 组成的电路如图 1 3 所示 则输出函数为 c A BCCABAL B BCACABL C BCCAABL D CBCAABL 图 1 3 4 图 1 4 所示电路中 能完成 Qn 1 n Q 逻辑功能的电路是 b 图 1 4 1D Q Q C1 B 1J Q Q 1K A 1 1J Q Q 1K C1 C 0 1J Q