2008级数字逻辑电路期末试卷A.doc_第1页
2008级数字逻辑电路期末试卷A.doc_第2页
2008级数字逻辑电路期末试卷A.doc_第3页
2008级数字逻辑电路期末试卷A.doc_第4页
2008级数字逻辑电路期末试卷A.doc_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

Xxxxxxxxxxxxxx 20092010学年度第 二 学期xx系计算机专业 xx 级 数字逻辑期末考试试卷 A 卷姓名： 学号： 成绩： 一、 单项选择题（12分，每题2分）1. 用8421码表示十进制数65，可以写成 。A65 BCD B. 1000001B C. 01100101BCD D. 41H2. 在下列逻辑部件中，属于组合逻辑部件的是 。 A触发器 B.计数器 C. 移位寄存器 D. 加法器 3. 通常时序逻辑电路中一定含有 。 A加法器 B. 触发器或锁存器 C.数据选择器 D.译码器4. 下列各种功能的触发器中，对输入有约束条件的是 。AJK触发器 B. RS触发器 C. D触发器 D. T触发器5. 异步时序电路和同步时序电路比较,其差异在于前者 。A输出只与状态有关而与输入无关 B. 没有触发器C. 没有统一的时钟脉冲控制 D. 没有稳定的状态6. 目前复杂可编程逻辑器件CPLD的可重复编程的次数一般为 。A. 0次 B.一次 C. 100次左右 D.10000次以上二、 填空题（22分，每空2分）1、对于任何逻辑函数，不管它的逻辑变量个数多少、逻辑运算关系多么复杂，其函数值只有 和 两种。2、TTL集成电路的输入端悬空，相当于加入 电平；输入端接+5V，相当于加入 电平。3、译码器有N个输入信号和M个输出信号，若为全译码器，则N与M的关系是 。4、组合电路逻辑功能的描述方法有逻辑图、真值表、卡诺图和逻辑表达式。其中， 和 的描述是唯一的。5、在数字系统中，要把并行数据转换成串行数据，或把串行数据转换成并行数据，应选用的数字部件为 。6、各种触发器都具有表示其自身特性的特征方程， JK触发器的特征方程为 ，D触发器的特征方程为 ，T触发器的特征方程为 。三、 简单分析题1、（8分）下图为四个D触发器构成的串行移位与串改并电路，请分析串行移位以及串改并的原理。2、（15分）试分析如图（a）所示的时序电路，（1） 列出其驱动方程、输出方程和状态方程；（2） 设电路的初始状态为0，画出在图（b）所示波形作用下，Q和Z的波形图。四、综合分析与设计题1、（12分）用集成四位二进制加法计数器74LS161实现十进制计数器；（分别用清零法和置数法）（74LS161功能：异步清零；：同步置数；EP、ET：计数使能；CO为进位输出）2、（16分）请设计一个七进制的可逆计数器，要求当控制线A输入为“1”实现加1计数，当A输入为“0”时实现减1计数，并判断其能否自启动。3、（15分）试设计一个011序列信号检测器，用来检测串行二进制代码。要求：每当连续输入0、1、1时，
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论