EDA四选一选择器设计_第1页
EDA四选一选择器设计_第2页
EDA四选一选择器设计_第3页
EDA四选一选择器设计_第4页
EDA四选一选择器设计_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

4 选选 1 数据选择器数据选择器 1 设计背景和设计方案设计背景和设计方案 1 1 设计背景设计背景 该设计是以数字电子技术为基础 实现数据从四位数据中按照输入的信号选中一个数 来实现所期望的逻辑功能 1 2 设计方案设计方案 用拨码开关作四位数据及两位控制端的输入 LED 作输出 通过拨码开关组成控制输入端 s1 和 s0 不同组合 观 察 LED 与数据输入端 a b c d 的关系 验证四选一数据选择器设计的正确性 使用逻辑门电路与 或 非的组合来表 达 4 选 1 数据选择器 通过控制输入的信号来控制输出的信号值 其逻辑电路图如下 其逻辑电路图如下 1 1 1 3 USE IEEE STD LOGIC 1164 ALL ENTITY mux41 is PORT a b c d IN STD LOGIC s IN STD LOGIC VECTOR 1 DOWNTO 0 z OUT STD LOGIC END mux41 ARCHITECTURE one OF mux41 IS BEGIN PROCESS s a b c d BEGIN CASE s IS WHEN 00 z z z z z q q q q null end case end process END b mux4 2 2 3 运行结果运行结果 当输入信号 00 时 输出信号 z 的值为 i0 当输入信号 01 时 输出信号 z 的值为 i1 当输入信号 10 时 输出信号 z 的值为 i2 当输入信号 11 时 输出信号 z 的值为 i3 2 2 4 波形仿真及描述波形仿真及描述 输入 输入 a 的波形周期为 20ns b 的波形周期为 15ns c 的波形周期为 20ns d 的波形周期为 15ns s 1 的波形周 期为 8ns s 2 的波形周期为 16ns 输出 输出 3 结果和结论结果和结论 经过对以上程序的运行和编译 可得出以下仿真图结论和所设计一致 4 参考文献参考文献 1 余孟尝主编 数字电子技术
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论