中国石油大学-计算机组成原理组卷

计算机组成原理试卷 一 选择 10 1 冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中 CPU 区分它们的依 据是 A 指令操作码的译码结果 B 指令和数据的寻址方式 C 指令周期的不同阶段 D 指令和数据所在的存储单元 选 C 分析 完成一条指令可以分成取指令和执行指令 取指时访问存储器将指令取出 执行时 访问存储器把操作数取出 2 下列关于 RISC 的叙述中 错误的是 A RISC 普遍采用微程序控制器 B RISC 大多数指令在一个时钟周期内完成 C RISC 的内部通用寄存器数量相对 CISC 多 D RISC 的指令数 寻址方式和指令格式种类相对 CISC 少 选 A 分析 RISC 不用或者少用微程序控制器 3 假设某系统总线在一个总线周期中并行传输 4 字节信息 一个总线周期占用 2 个时 钟周期 总线时钟频率为 10MHz 则总线带宽是 A 10MB s B 20MB s C 40MB s D 80MB s 选 B 分析 总线带宽是指单位时间内总线上可传输数据的位数 通常用每秒钟传送信息的字节 数来衡量 所以 4 10 2 20MB s 4 某计算机存储器按字节编址主存地址空间大小为 64MB 现用 4M 8 位的 RAM 芯片组成 32MB 的主存储器 则存储器地址寄存器 MAR 的位数至少是 A 22 位B 23 位C 25 位D 26 位 选 D 分析 64MB 的主存地址空间 故而 MAR 的寻址范围是 64M log2 64M 26 故而是 26 位 而实际的主存的空间不能代表 MAR 的位数 5 某计算机处理器主频为 50MHz 采用定时查询方式控制设备 A 的 I O 查询程序运行一 次 所用的时钟周期数至少为 500 在设备 A 工作期间 为保证数据不丢失 每秒需对其查 询 至少 200 次 则 CPU 用于设备 A 的 I O 的时间占整个 CPU 时间的百分比至少是 A 0 02 B 0 05 C 0 20 D 0 50 选 C 分析 每秒 200 次查询 每次 500 个周期 则每秒最少 200 500 10 0000 个周期 50M 0 20 6 某计算机的控制器采用微程序控制方式 微指令中的操作控制字段采用字段直接编码 法 共有 33 个微命令 构成 5 个互斥类 分别包含 7 3 12 5 和 6 个微命令 则 操作控制字段至少有 A 5 位 B 6 位 C 15 位 D 33 位 选 C 分析 操作控制字段采用字段直接编码法 将微指令拆成诺干个小字段 互斥微指令可以 在同一个字段 所以 5 个互斥微指令 分别需要 3 2 4 3 3 共 15 位 7 响应外部中断的过程中 中断隐指令完成的操作 除保护断点外 还包括 I 关中断 II 保存通用寄存器的内容 III 形成中断服务程序入口地址并送 PC A 仅 I II B 仅 I III C 仅 II III D I II II 选 B 分析 响应外部中断的过程中包括关中断 保护断点 形成中断服务程序入口地址并送 PC 而保存通用寄存器的内容 是在进入中断服务程序后首先进行的操作 8 某数采用 IEEE 754 单精度浮点数格式表示为 C640 0000H 则该数的值是 A 1 5 213 B 1 5 212 C 0 5x 213 D 0 5 212 选 A 分析 IEEE 754 单精度浮点数格式为 C640 0000H 二进制格式为 1100 0110 0100 0000 0000 0000 0000 0000 转换为标准的格式为 因此 浮点数的值为 1 5 213 9 某计算机主存地址空间大小为 256 MB 按字节编址 虚拟地址空间大小为 4 GB 采用页式存储管理 页面大小为 4 KB TLB 快表 采用全相联映射 有 4 个页表项 内容如下表所示 有效位标记页框号 0FF180H0002H 13FFF1H0035H 002FF3H0351H 103FFFH0153H 则对虚拟地址 03FF F180H 进行虚实地址变换的结果是 A 015 3180H B 003 5180H C TLB 缺失 D 缺页 选 A 分析 虚拟地址为 03FF F180H 其中页号为 03FFFH 页内地址为 180H 根据题目中给 出的页表项可知页标记为 03FFFH 所对应的页框号为 0153H 页框号与页内地址之和即为 物理地址 015 3180 H 10 下列关于中断 I O 方式和 DMA 方式比较的叙述中 错误的是 A 中断 I O 方式请求的是 CPU 处理时间 DMA 方式请求的是总线使用权 B 中断响应发生在一条指令执行结束后 DMA 响应发生在一个总线事务完成后 C 中断 I O 方式下数据传送通过软件完成 DMA 方式下数据传送由硬件完成 D 中断 I O 方式适用于所有外部设备 DMA 方式仅适用于快速外部设备 选 D 分析 中断处理方式 在 I O 设备输入每个数据的过程中 由于无需 CPU 干预 因而可 使 CPU 与 I O 设备并行工作 仅当输完一个数据时 才需 CPU 花费极短的时间去做些中断 处理 因此中断申请使用的是 CPU 处理时间 发生的时间是在一条指令执行结束之后 数 据是在软件的控制下完成传送 而 DMA 方式与之不同 DMA 方式 数据传输的基本单位是 数据块 即在 CPU 与 I O 设备之间 每次传送至少一个数据块 DMA 方式每次申请的是总 线的使用权 所传送的数据是从设备直接送入内存的 或者相反 仅在传送一个或多个数 据块的开始和结束时 才需 CPU 干预 整块数据的传送是在控制器的控制下完成的 答案 D 的说法不正确 二 填空题 30 分 1 某容量为 256MB 的存储器由若干 4M 8 位的 DRAM 芯片构成 该 DRAM 芯片的地址 引脚和数据引脚总数是 19 解 4M 8 位的芯片数据线应为 8 根 地址线应为 log24M 22 根 而 DRAM 采用地址 复用 技术 地址线是原来的 1 2 且地址信号分行 列两次传送 地址线数为 22 2 11 根 所以地址引脚与数据引脚的总数为 11 8 19 根 2 CPU 存取出一条指令并执行该指令的时间叫 指令周期 它通常包含若干个 CPU 周期 而后者又包含若干个 时钟周期 3 反映主存速度指标的三个术语是存取时间 存储周期 和 存储器带宽 4 广泛使用的 SRAM 和 DRAM 都是半导体随机读写存储器 前者的速度比后者快 但 集成度不如后者高 5 某同步总线采用数据线和地址线复用方式 其中地址 数据线有 32 根 总线时钟频 率为 66MHz 每个时钟周期传送两次数据 上升沿和下降沿各传送一次数据 该总线的最 大 数据传输率 总线带宽 是 528MB s 分析 数据线有 32 根也就是一次可以传送 32bit 8 4B 的数据 66MHz 意味着有 66M 个 时 钟 周 期 而 每 个 时 钟 周 期 传 送 两 次 数 据 可 知 总 线 每 秒 传 送 的 最 大 数 据 量 为 66M 2 4B 528MB 所以总线的最大数据传输率为 528MB s 6 若某设备中断请求的响应和处理时间为 100ns 每 400ns 发出一次中断请求 中断 响 应所允许的最长延迟时间为 50ns 则在该设备持续工作过程中 CPU 用于该设备的 I O 时间占整个 CPU 时间的百分比至少是 25 分析 每 400ns 发出一次中断请求 而响应和处理时间为 100ns 其中容许的延迟为干扰 信息 因为在 50ns 内 无论怎么延迟 每 400ns 还是要花费 100ns 处理中断的 所以该设 备 的 I O 时间占整个 CPU 时间的百分比为 100ns 400ns 25 7 设浮点数格式为 阶码 5 位 含 1 位阶符 尾数 11 位 含 1 位数符 写出 51 128 所 对应的机器数 1 阶码和尾数均为原码 x 浮 1 0001 0 110 011 000 0 2 阶码和尾 数均为补码 x 浮 1 1111 0 110 011 000 0 3 阶码为移码 尾数为补码 x 浮 0 1111 0 110 011 000 0 分析 据题意画出该浮点数的格式 阶符 1 位阶码 4 位数符 1 位尾数 10 位 将十进制数转换为二进制 x 51 128 0 B 2 1 0 110 011B 8 一个组相联映射的 Cache 有 128 块 每组 4 块 主存共有 16384 块 每块 64 个字 则 主存地址共 20 位 其中主存字块标记应为 8 位 组地址应为 6 位 Cache 地址共 7 位 16384字 2 2 2 128 18 264 8 4128 16384 6 4 128 7 9 对存储器的要求是容量大 速度快 成本低 为了解决这三方面的矛盾 计算机采用多 级存储体系结构 即 高速缓冲存储器 主存储器 外存储器 10 一个较完善的指令系统 应当有 数据处理 数据存储 数据传送 程序控 制 四大类指令 三 简答题 31 分 1 画出计算机硬件组成框图 说明各部件的作用及计算机系统的主要技术指标 6 分 解 计算机硬件组成框图如下 控控制制器器 运运算算器器 CPU 主主机机 存存储储器器 输输入入设设备备 接接口口 输输出出设设备备 接接口口 外外设设 各部件的作用如下 控制器 整机的指挥中心 它使计算机的各个部件自动协调工作 运算器 对数据信息进行处理的部件 用来进行算术运算和逻辑运算 存储器 存放程序和数据 是计算机实现 存储程序控制 的基础 输入设备 将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备 输出设备 将计算机处理的结果 二进制信息 转换成人类或其它设备可以接收和识 别的信息形式的设备 2 解释下列概念 存储字 存储字长 存储容量 机器字长 指令字长 5 分 解 存储字 一个存储单元所存二进制代码的逻辑单位 存储字长 一个存储单元所存储的二进制代码的总位数 存储容量 存储器中可存二进制代码的总量 通常主 辅存容量分开描述 机器字长 指 CPU 一次能处理的二进制数据的位数 通常与 CPU 的寄存器位数有关 指令字长 机器指令中二进制代码的总位数 3 说明存取周期和存取时间的区别 4 分 解 存取周期和存取时间的主要区别是 存取时间仅为完成一次操作的时间 而存取周期 不仅包含操作时间 还包含操作后线路的恢复时间 即 存取周期 存取时间 恢复时间 4 什么叫刷新 为什么要刷新 说明刷新有几种方法 6 分 解 刷新 对 DRAM 定期进行的全部重写过程 刷新原因 因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充 因此安排了定期刷 新操作 常用的刷新方法有三种 集中式 分散式 异步式 集中式 在最大刷新间隔时间内 集中安排一段时间进行刷新 存在 CPU 访存死时间 分散式 在每个读 写周期之后插入一个刷新周期 无 CPU 访存死时间 异步式 是集中式和分散式的折衷 5 简述中断处理过程 5 分 答 中断处理过程如下 1 当 CPU 执行完一条现行指令时 如果外设向 CPU 发出中断请求 那么 CPU 在满足响 应条件的情况下 将发出中断响应信号 与此同时关闭中断 中断屏蔽触发器 置 1 表示 CPU 不再接收别的设备的中断 2 这时 CPU 将寻找中断请求源是哪一个设备 并保存 CPU 自己的程序计数器 PC 的内容 然后 将它转移到处理该中断的中断服务程序 3 CPU 保存现场信息 待设备服务完成后 恢复 CPU 现场信息 这些动作完成后 开 放中断 中断屏蔽触发器 置 0 并返回到原来被中断的主程序的下一条指令继续执 行 6 什么叫总线周期 时钟周期 指令周期 它们之间一般有什么关系 5 分 解 时钟周期是系统工作的最小时间单位 它由计算机主频决定 总线周期指总线上两个设备 进行一次信息传输所需要的时间 如 CPU 对存储器或 I O 端口进行一次读 写操作所需的时 间 指令周期指 CPU 执行一条指令所需要的时间 三者之间的关系是 时钟周期是基本动作单位 一个总线周期通常由 n 个时钟周期组成 而一个指令周期中可能包含有一个或几个总线周期 也可能一个总线周期都没有 这取决 于该指令的功能 计算题 9 分 1 一盘组共 11 片 记录面为 20 面 每面上外道直径为 14 英寸 内道直径为 10 英寸 分 203 道 数据传输绿为 B S 磁盘转速为 3600 转 分 假定每个记录块记录 1024B 且系统 可挂多达 16 台这样的磁盘 请给出适当的磁盘地址格式 并计算盘组总的存储容量 5 分 解 设数据传输率为 C 每一磁道的容量为 N 磁盘转速为 r 则根据公式 C N r 可求得 N C r 3600 60 16384 字节 扇区数 16384 1024 16 故表示磁盘地址格式的所有参数为 台数 16 记录面 20 磁道数 203 道 扇区数 16 由此可得磁盘地址格式为 20 17 16 9 8 4 3 0 台号 柱面号 盘面号 扇区号 磁盘总存储容量为 16 20 203 16384 字节 2 设机器数字长为 8 位 含 1 位符号位 用补码运算规则计算下列各题 4 分 1 A 9 64 B 13 32 求 A B 2 A 19 32 B 17 128 求 A B 解 1 A 9 64 0 001 0010B B 13 32 0 011 0100B A 补 0 001 0010 B 补 1 100 1100 A B 补 0 1 1 无溢出 A B 0 010 0010B 17 64 2 A 19 32 0 100 1100B B 17 128 0 001 0001B A 补 0 100 1100 B 补 1 110 1111 B 补 0 001 0001 A B 补 0 0 0 无溢出 A B 0 101 1101B 93 128B 综合题 20 分 1 设某机器字长为 32 位 CPU 有 16 个 32 位通用寄存器 设计一个能容纳 64 种操 作的指令系统 如果采用通用寄存器作为基址寄存器 则 RS 型指令的最大寻找 空间是多大 4 分 解 1 指令格式 16 个通用寄存器占 4 位 64 种操作占 6 位 剩下 22 位用于存储器地址 则指令格式如下 2 采用 R 位基址寄存器寻址 地址 R D 当基址最大 D 也取最大值时寻址能力 最大 而寄存器是 32 位的 故最 大地址空间是 232 222 4GB 4MB 2 已知某 64 位机主存采用半导体存储器 其地址码为 26 位 若使用 4M 8 位的 DRAM 芯片组成该机所允许的最大主存空间 并