2421转余3码的多种实现方法

1 实现实现 2421 码转换为码转换为余余 3 码码 输输入不允入不允许为许为非非 2421 码码 画出 画出电电路路图图 1 使用 使用 74X151 和和逻辑门实现逻辑门实现 2 使用 使用 74X138 和和逻辑门实现逻辑门实现 3 使用比 使用比较较器器 74X85 和加法器 和加法器 74X283 等 等 例如例如 74X157 实现实现 4 是否有其他 是否有其他实现实现方法 如果有方法 如果有请给请给出出 1 1 功能分析功能分析 1 11 1 转换转换关系表关系表 1 21 2 真真值值表表 2421 码Excess 3 码十进 制数 第几 项x3x2x1x0y3y2y1y0 0000000011 1100010100 2200100101 3300110110 4401000111 d50101dddd d60110dddd d70111dddd d81000dddd d91001dddd d101010dddd 51110111000 61211001001 71311011010 81411101011 91511111100 2421 码Excess 3 码十进制 数x3x2x1x0y3y2y1y0 000000011 100010100 200100101 300110110 401000111 510111000 611001001 711011010 811101011 911111100 1 31 3 卡卡诺图诺图 y3 x3 y3 11 12 13 14 15 y2 x3 x0 x2x1x0 x3 x2 x1 y2 1 2 3 4 15 y1 x3 x2 x1 x0 x3 x2 x1x0 x3 x2x1 x0 x3 x2x1 x0 x3x2x1x0 y1 0 3 4 13 14 y0 x3 x2 x0 x2x1 x0 x3x2x1x0 y0 0 2 4 12 14 2 2 实现实现 2 12 1 使用使用 74X15174X151 和和逻辑门实现逻辑门实现 2 1 1 实现实现思路思路 74X151 为 8 路多路复用器 有三个控制输入端 一个使能端 所以使用 x3 作为片选 连接使能端 X2 x1 x0 分别作为控制输入端 每个输出端通过或门连接两个 74X151 的输出 由于 y3 x3 y0 x0 所 以只有 y2 y1 分别需要两个 74X151 2 1 2 使用原件使用原件 4 个 74X151 3 个非门 两个或门 2 1 3 电电路路图图 U2 74HC151D 4V W 6 D0 4 D1 3 D2 2 D3 1 D4 15 D5 14 D6 13 D7 12 A 11 C 9 B 10 Y 5 G 7 U4 74HC151D 4V W 6 D0 4 D1 3 D2 2 D3 1 D4 15 D5 14 D6 13 D7 12 A 11 C 9 B 10 Y 5 G 7 x1 x0 x2 U6 NC7SU04 5V y3 y0 U7 NC7SU04 5V U8 NC7S32 5V U5 NC7SU04 5V y1 VCC 5 0V U1 74HC151D 4V W 6 D0 4 D1 3 D2 2 D3 1 D4 15 D5 14 D6 13 D7 12 A 11 C 9 B 10 Y 5 G 7 U3 74HC151D 4V W 6 D0 4 D1 3 D2 2 D3 1 D4 15 D5 14 D6 13 D7 12 A 11 C 9 B 10 Y 5 G 7 x3 GND U9 NC7S32 5V y2 2 22 2 使用使用 74X13874X138 和和逻辑门实现逻辑门实现 2 2 1 实现实现思路思路 74X138 为 3 8 译码器 输出为最小项的相反 所以用两个 74X138 实现一个 4 16 译码器 由最小和 式可画出电路图 y3 11 12 13 14 15 y2 1 2 3 4 15 y1 0 3 4 13 14 y0 0 2 4 12 14 2 2 2 使用原件使用原件 2 个 74X138 4 个 5 输入与非门 2 2 3 电电路路图图 U1 74HC138N 4V Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 A 1 B 2 C 3 G1 6 G2A 4 G2B 5 GND 8 VCC 16 U2 74HC138N 4V Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 A 1 B 2 C 3 G1 6 G2A 4 G2B 5 GND 8 VCC 16 VCC 5 0V GND x3 x2 x1 x0 y3 y2 y1 y0 U3A 4011BD 5V U3B 4011BD 5V U3C 4011BD 5V U3D 4011BD 5V U4A 4012BD 5V U4B 4012BD 5V U5A 4012BD 5V U5B 4012BD 5V 2 32 3 使用使用 74X85 74X85 比比较较器器 74X257 74X257 数据数据选择选择器器 和和 74X28374X283 加法器 加法器 实现实现 2 3 1 实现实现思路思路 利用两片加法器先将 2421 码转换成 8421 码 再将 8421 码转换成余三码 将大于 4 的 2421 码加 1010 转换成 8421 码 由比较器 74X85 判断 2421 码是否大于 4 由 74X157 4 个 2 选 1 数据选择器 选择数据 将 8421 码加 0011 转换成余三码 使用加法器实现电路如下 2 3 2 使用原件使用原件 2 个 74X283 1 个 74X85 比较器 一个 74X157 2 3 3 电电路路图图 U1 74HC85AD 4V A2 13 B2 14 A1 12 B1 11 OAGTB 5 A0 10 B0 9 A3 15 B3 1 OAEQB 6 OALTB 7 AEQB 3 ALTB 2 AGTB 4 U2 74HC283D 4V SUM 4 10 SUM 3 13 SUM 1 4 SUM 2 1 C4 9 B4 11 A4 12 B3 15 A3 14 B2 2 A2 3 B1 6 A1 5 C0 7 U3 74HC283D 4V SUM 4 10 SUM 3 13 SUM 1 4 SUM 2 1 C4 9 B4 11 A4 12 B3 15 A3 14 B2 2 A2 3 B1 6 A1 5 C0 7 VCC 5 0V GND x3 x2 x1 x0 y3 y2 y1 y0 U5 74HC157D 6V 1Y 4 2Y 7 3Y 9 4Y 12 1A 2 1B 3 2A 5 2B 6 3A 11 3B 10 4A 14 4B 13 A B 1 G 15 2 42 4 使用使用逻辑门实现逻辑门实现 2 4 1 实现实现思路思路 由卡诺图和真值表可得 y3 x3 y2 x3 x0 x2x1x0