基于VHDL语言信号发生器的设计.EDA课程设计

EDA 课程设计报告书课程设计报告书 课题名称课题名称基于基于 VHDL 语言信号发生器的设计语言信号发生器的设计 姓姓 名名易金祥易金祥 学学 号号 081220139 院院 系系物理与电信工程系物理与电信工程系 专专 业业电子信息工程电子信息工程 指导教师指导教师周来秀周来秀 讲师讲师 2011 年年 6 月月 10 日日 2008级学生级学生 EDA 课程设计课程设计 一 设计任务及要求 一 设计任务及要求 本课程设计主要是利用 VHDL 语言设计一个信号发生器 要求实现以下功 能 1 信号发生器的控制模块可以用数据选择器实现 用 4 选 1 数据选择器实现对 四种信号的输出进行选择 2 根据输入信号的选择可以产生周期性输出方波 三角波 正弦波 阶梯波四 种波形信号 以及用户自己编辑的特定波形 3 如果有条件 最好将波形数据送入 D A 转换器 将数字信号转换为模拟信 号输出 用示波器测试 D A 转换器的输出 可以观测到 4 种信号的输出 指导教师签名 年 月 日 二 指导教师评语 二 指导教师评语 指导教师签名 年 月 日 三 成绩三 成绩 验收盖章 年 月 日 基于基于 VHDLVHDL 语言信号发生器的设计语言信号发生器的设计 1 设计目的 1 掌握使用 EDA 工具设计信号发生器系统的设计思路和设计方法 体会 使用 EDA 综合过程中电路设计方法和设计思路的不同 理解层次化设计理念 2 熟悉在 Quartus II 环境中 用文本输入方式与原理图输入方式完成电 路的设计 同时掌握使用这两种方式相结合的 EDA 设计思路 3 通过这一部分的学习 对 VHDL 语言的设计方法进行进一步的学习 对其相关语言设计规范进行更深层次的掌握 能够更加熟练的做一些编程设 计 2 2 设计的主要内容和要求 设计的主要内容和要求 通过使用 VHDL 语言及 Quartus II 软件 设计多功能信号发生器的每个模 块 将正弦波模块 方波模块 三角波模块 阶梯波模块创建相应的元件符 号 同时设计好 4 选 1 数据选择器模块 再通过原理图输入方式 将各个模 块组合起来 设计成一个完整的多种信号发生器电路 同时将各个模块单独 进行仿真 设计各个模块的仿真波形 最后进行总原理图电路仿真 设计该 信号发生器的总的仿真波形 信号发生器 体现在它能自动的实现四种波形的转换 根据题目的分析与整体构思可知 要完成设计任务必须完成以下要求 1 设计好用于波形切换的四路数据选择器 selector4 1 2 设计好用于总电路设计的各个信号输出模块 3 设计好数模 D A 转换器 3 整体设计方案 基本设计方案 在现有单一信号发生器的基础上 加上其它信号模块 通 过组合与设计 用数模转换器 D A 将选中的信号源发出的信号由数字信号 转换为模拟信号 再用示波器显示出来 其信号发生器的结构框图如图 3 1 所 示 信号发生器由各个单一信号模块组合而成 其中信号产生模块将产生所需 的各种信号 信号发生器的控制模块可以用数据选择器实现 用 4 选 1 数据选 择器实现对四种信号的选择 最后将波形数据送入 D A 转换器 将数字信号转 换为模拟信号输出 用示波器测试 D A 转换器的输出 可以观测到 4 种信号的 输出 时钟信号信号产生信号控制D A转换输出信号 选择信号 图 3 1 信号发生器结构框图 通过查找资料把各类信号模块的程序输入到 Quartus 中进行运行仿真 每一步都要慎重小心 错误难免的 还需要通过课本和资料一一更正 最后 在前面模块做好的基础上再考虑如何输出波形的问题 通过对四种 波形采样就可以得到 4 硬件电路的设计与软件设计 根据题目分析与整体构思可知 要完成设计任务必须设计出以下模块 4 1 正弦波发生器的实现 该模块产生以 64 个时钟为一个周期的正弦波 其 VHDL 语言源程序代码如下所示 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL 打开库文件 USE IEEE STD LOGIC UNSIGNED ALL ENTITY sinqi IS PORT clk IN STD LOGIC 声明 clk 是标准逻辑位类型的输入端口 clr IN STD LOGIC 声明 clr 是标准逻辑位类型的输入端口 d OUT integer range 0 to 255 声明 d 是标准逻辑向量类型 的 输出端口 END sinqi ARCHITECTURE sinb OF sinqi IS BEGIN PROCESS clr clk variable temp integer range 0 to 63 BEGIN IF clr 0 THEN dddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddnull 当 temp 值不是选择值 Q 作未知 处理 END CASE END IF END PROCESS END sinb 4 2 方波信号发生器的实现 该模块产生方波 是通过交替送出全 0 和全 1 实现 每 16 个时钟翻转一次 其 VHDL 语言源程序代码如下所示 LIBRARY IEEE 打开库文件 USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY fangboqi IS PORT clk IN STD LOGIC 声明 clk 是标准逻辑位类型的输入端口 clr IN STD LOGIC 声明 clr 是标准逻辑位类型的输入端口 q OUT STD LOGIC VECTOR 7 DOWNTO 0 声明 q 是标准逻辑 向量类型的输出端口 END fangboqi ARCHITECTURE fangbo1 OF fangboqi IS 结构体说明 SIGNAL a STD LOGIC BEGIN PROCESS clk clr VARIABLE tmp std logic vector 3 downto 0 变量定义 BEGIN IF clr 0 THEN a 0 ELSIF clk event AND clk 1 THEN clk 为上升沿 IF tmp 1111 THEN tmp 0000 ELSE tmp tmp 1 END IF IF tmp 1000 THEN a 1 ELSE a 0 END IF END IF END PROCESS PROCESS clk a BEGIN IF clk event AND clk 1 THEN clk 为上升沿 IF a 1 THEN q 11111111 q 赋值 ELSE q 00000000 q 赋值 END IF END IF END PROCESS 结束进程 END fangbo1 结束结构体 4 3 三角波信号发生器的实现 该模块产生的三角波形以 64 个时钟为一个周期 输出 q 每次加减 8 其 VHDL 语言源程序代码如下所示 LIBRARY IEEE 打开库文件 USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY sjbo IS PORT clk IN STD LOGIC 声明 clk 是标准逻辑位类型的输入端口 clr IN STD LOGIC 声明 clr 是标准逻辑位类型的输入端口 q OUT STD LOGIC VECTOR 7 DOWNTO 0 声明 q 是标准逻 辑 向量类型的输出端口 END sjbo ARCHITECTURE sjqi OF sjbo IS 结构体说明 BEGIN PROCESS clk clr VARIABLE tmp STD LOGIC VECTOR 7 DOWNTO 0 变量说明 VARIABLE a STD LOGIC BEGIN IF clr 0 THEN tmp 00000000 ELSIF clk event AND clk 1 THEN clk 为上升沿 IF a 0 THEN IF tmp 11111000 THEN tmp 11111111 a 1 ELSE tmp tmp 8 END IF ELSE IF tmp 00000111 THEN tmp 00000000 a 0 ELSE tmp tmp 8 END IF END IF END IF q tmp q 赋值 END PROCESS END sjqi 4 4 阶梯波信号发生器的实现 该模块产生的是阶梯波形 其 VHDL 语言源程序代码如下所示 LIBRARY IEEE 打开库文件 USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY jietiboqi IS PORT clk IN STD LOGIC 声明 clk 是标准逻辑位类型的输入端口 clr IN STD LOGIC 声明 clr 是标准逻辑位类型的输入端口 Q BUFFER STD LOGIC VECTOR 7 DOWNTO 0 END jietiboqi ARCHITECTURE jietibo OF jietiboqi IS 结构体说明 BEGIN PROCESS clk clr VARIABLE tmp STD LOGIC VECTOR 7 DOWNTO 0 变量定义 BEGIN IF clr 0 THEN tmp 00000000 变量赋值 ELSE IF clk event AND clk 1 THEN clk 为上升沿 IF tmp 11111111 THEN tmp 00000000 ELSE tmp tmp 30 END IF END IF END IF QQQQQQ null 当 sel 的值不是选择值时 Q 作未知处 理 END CASE END PROCESS END one 4 6 数模转换器 D A 图 4 6 数模转换器 DAC0832 的连接电路图 选择一个 D A 转换器 将数据选择器的输出信号与 D A 转换器的输入端相 连接 D A 转换器的可选择范围很宽 这里选择常用的 DAC0832 其 DAC0832 的 连接电路如上图 4 6 所示 4 7 信号发生器程序流程框图 当输入端有时钟信号输入时 各个信号发生器模块独立运行 独立存在 发出各种信号 这些信号作为数据选择器的输入信号 在数据选择器的作用下 波形切换到相应的模块输出 再通过数模转换器 D A 将通过示波器显示出 相应的波形图 其程序流程图如下图 4 7 所示 输入信号 各个信号发生器模块 开始 输出信号 数模转换器 D A 四选一数据选择器 复位 图4 7 信号发生器程序流程框图 5 5 系统仿真 通过Quartus 软件设计出各个模块的原理图及其相关仿真波形示意图如下 在 Quartus II 的软件环境下 通过文本方式编写各个信号波形模块的 VHDL 语言源程序 且进行仿真 接下来将各个信号波形模块产生相应的元件符号 新建一个工程 加载上 述模块 利用原理图输入法生成整体多波形信号发生器 5 1正弦波发生器的原理图及其仿真波形图 正弦波信号发生器的原理图如下图所示 图 5 1 1 正弦波信号发生器原理图 正弦波信号发生器的仿真波形图如下图所示 图 5 1 2 正弦波信号发生器仿真波形图 Clk 由 0 到 1 交替变更 clr 一直处于高电平状态 Q 端则由 00001000 到 00010000 并依次加 00001000 5 2方波发生器的原理图及其仿真波形图 方波信号发生器的原理图如下图所示 图 5 2 1 方波信号发生器的原理图 方波信号发生器的仿真波形图如下图所示 图 5 2 2 方波信号发生器的仿真波形图 Clk 由 0 到 1 交替变更 clr 一直处于高电平状态 q 端则由 00000000 到 11111111 并依次交替下去 5 3三角波发生器的原理图及其仿真波形图 三角波信号发生器的原理图如下图所示 图 5 3 1 三角波信号发生器的原理图 三角波信号发生器的仿真波形图如下图所示 图 5 3 2 三角波信号发生器的仿真波形图 Clk clr 均同时由 0 到 1 交替变更 Q 端则由 00000000 到 00000001 并依次 加 00000001 进行下去 5 4阶梯波发生器的原理图及其仿真波形图 阶梯波信号发生器的原理图如下图所示 图 5 4 1 阶梯波信号发生器的原理图 阶梯波信号发生器的仿真波形图如下图 5 8 所示 图 5 4 2 阶梯波信号发生器的仿真波形图 Clk 由 0 到 1 交替变更 clr 一直处于高电平状态 Q 端从 00000000 开始 则高四位依次由 0001 每次加 0010 进行下去 第四位依次由 1110 每次减 0010 进行下去 5 5 4 选 1 数据选择器的原理图及其仿真波形图 4 选 1 数据选择器的原理图如下图所示 图 5 5 1 4 选 1 数据选择器的原理图 4 选 1 数据选择器的仿真波形图如下图所示 图 5 5 2 4 选 1 数据选择器的仿真图 sel 由 00 每次加 01 交替变更 依次选择 Q 的输出值 5 6信号发生器的原理图及其仿真波形图 整体信号发生器的原理图如下图所示 图 5 6 1 信号发生器原理图 整体信号发生器的仿真波形图如下图所示 图 5 6 2 多功能信号发生器的仿真图 clk 由 0 到 1 交替变更 clr 一直处于高电平状态 Q 端则由 56 每次加 8 依次进行下去 6 6 使用说明 使用说明 6 1 从 Quartus II 软件环境中编写各个相关信号模块的 VHDL 语言 源程序及生成相关模块的元件符号名称 sinqi 正弦波信号发生器模块 fangboqi 方波信号发生器模块 sjqi1 三角波信号发生器模块 jietiboqi 阶梯波信号发生器模块 selector4 1 四选一数据选择器输出模块 多功能信号发生器输出波形可以由 sel 中位的组合形式选择 从而控制信 号发生器波形的输出 通过 sel 的不同值可以选取正弦波信号发生器模块 方波 信号发生器模块 正弦波信号发生器模块及三角波信号发生器模块 6 2 整体电路的综合分析 在 Quartus II 软件环境原理图输入方式中放置各个元件符号 放置输入和输 出接口 组合各个信号模块 连线 编译 建立波形仿真图 仿真 所有的操作都是在 Quartus II 软件环境中进行 输入信号从各个信号发生器 模块输入端输入 通过数据选择器输出所选择的的信号来切换输出相应波形的 输