数字频率合成器论文

南京信息职业技术学院南京信息职业技术学院 毕业设计论文毕业设计论文 作者 王先福 学号 11034P23 系部 电子信息学院 专业 电子信息工程 题目 数字频率合成器设计 指导教师 李玲 评阅教师 李玲 完成时间 2012 年 10 月 24 日 毕业设计毕业设计 论文论文 中文摘要中文摘要 题目 数字频率合成器的设计 摘要 本文论述了利用锁相环和中小规模的集成电路设计并制作了数字频率 合成器 电路由四个单元模块组成 晶体振荡电路 锁相环电路 分频电路和 显示电路 通过两个开关控制分频 实现锁相环输出频率范围 1 99KHZ 频率 间隔为 1kHZ 的功能 关键词 数字频率合成器 锁相环 振荡器 分频 毕业设计毕业设计 论文论文 外文摘要外文摘要 Title Digital Frequency Synthesizer Design Abstract This article discusses the use of phase locked loop and the small and medium scale integrated circuit design and manufacture of digital frequency synthesizer The circuit consists of four modules a crystal oscillation circuit PLL circuit a frequency dividing circuit and display circuit Through the two switch control frequency realizes the output of the phase locked loop frequency range 1 99KHZ frequency of 1kHZ interval function Keywords digital frequency synthesizer phase locked oscillator frequency 1 第一章第一章 前言前言 1 1 选题意义选题意义 随着通信 雷达 宇航员和遥控遥感技术的不断发展 对频率的频率稳定 度 频谱纯度 频率的范围和输出频率的个数提出越来越高的要求 为了提高 频率稳定度 经常采用晶体振荡器等方法来解决 但它不能满足频率个数多的 要求 因此 目前大量采用频率合成技术 频率合成是通信 测量系统中常用的一种技术 它是将一个或若干个高 稳定度的高准确度的参考频率经过各种处理技术生成具有同样稳定和准确度的 大量离散频率的技术 频率合成的方法很多 可分为直接式频率合成器 间接 式频率合成器 直接式数字频率合成器 直接合成法是通过倍频器 分频器 混频器进行加 减 乘 除运算 得到各种所需频率 该方法频率转换时间快 锁相式频率合成器是利用锁相环 PLL 的窄带跟踪特性来得到不同的频率 该方法结构简化 便于集成 且频谱纯度高 目前使用比较广泛 1 2 国内外现状国内外现状 频率合成器在国外已经发展得比较成熟 形成了各种类型的锁相式整数频 率合成器 锁相式分数频率合成器 直接数字频率合成器 双环或多环锁相式 频率合成器 DDS 与 PLL 混合式频率合成器等完整系列合成器 满足了通信 数字电视等领域的需要 形成了巨大的频率合成器市场 频率合成器的发展趋 势是频率更高 系统功能更强 制作工艺更先进 集成度更高 成本更低 功 耗更低 系列品种更加完善 双环或多环锁相式频率合成器 DDS 与锁相式 混合的频率合成器已经实现单片集成 频率合成器已经与通信系统收发机的射 频电路集成在一起 形成了集接收机 发射机 频率合成器于一体的 SOC 芯片 2 1 3 课题任务课题任务 本文主要分三个部分 序言部分为第一章 序言部分主要介绍了选题意义 以及频率合成器的国内外发展状况 第二部分主要写了数字频率合成器的组成 及工作原理 第三部分主要写了本次数字合成器的具体设计过程 第二章第二章 数字频率合成器的组成及工作原理数字频率合成器的组成及工作原理 2 1 数字频率合成器的组成数字频率合成器的组成 数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式 频率合成器 1 直接式频率合成器 典型的直接式频率合成器组成框图如图 2 1 所示 它由参考振荡器 参考 分频器 鉴相器 PD 环路滤波器 LF 压控振荡器 VCO 和可编程分频器 等部分组成 图图 2 12 1 2 吞脉冲式频率合成器 吞脉冲式频率合成器也称变模分频频率合成器 在直接式频率合成器中 VCO 的输出频率是直接加在可编程分频器上的 目前可编程分频器还不能工作 到很高的频率 这就限制了这种合成器的应用 加前置分频器后固然能提高合 o f PD LF VCO R f N f o f 冲 冲 冲冲冲 冲冲冲冲冲 冲 R冲 冲冲冲冲冲 冲 N冲 冲冲冲冲冲冲 3 u t i PD LF V CO u t d u t c u t o i o 成器的工作频率 但这是以降低频率分辨力为代价的 若以减小参考频率 的办 法来维持原来的频率分辨力 这又将造成转换时间的加长 最好的办法在不改 变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器 也称吞脉冲技术 它的工作速度虽不如固定模数的前置分频器那么快 但比可 编程分频器要快得多 吞脉冲式频率合成器组成框图如图 2 2 所示 图图 2 22 2 2 2 锁相环路的工作原理锁相环路的工作原理 1 锁相环路的组成 锁相环路的基本组成框图如图 2 3 所示 它由鉴相器 PD 环路滤波 器 LF 和压控振荡器 VCO 三部分组成 其中 PD 和 LF 构成反馈控制器 而 VCO 就是它的控制对象 图图 2 32 3 o f PD LF VCO R f N f 0 N 1 N N 1 N 0 A 1 A N 1A MC 冲 冲 冲 冲 冲 冲冲冲冲冲 冲 R冲 冲冲冲冲 冲 冲 冲冲冲冲 冲 冲 冲 P P 1冲 N 冲 冲 冲 A 冲 冲 冲 冲冲冲冲冲冲冲 冲冲冲冲冲冲冲冲 4 1 鉴相器 PD 鉴相器的组成框图如图 2 4 所示 它是一个相位比较装置 它把输入信号 和压控振荡器的输出信号的相位进行比较 产生对应于两信号相位差的误差电 压 uR uV PD ud edd Ku VRe 图图 2 42 4 2 环路滤波器 LF 在锁相环路中 环路滤波器实际上就是一个低通滤波器 其作用是滤出除 鉴相器输出的误差电压 中的高频分量和干扰分量 得到控制电压 常用的环 路滤波器有 RC 低通滤波器 无源比例积分滤波器及有源比例积分滤波器等 3 压控振荡器 VCO 压控振荡器是振荡频率 受控制电压 控制的振荡器 实际上是一种电压 频 率变换器 可以通过改变控制电压 来改变压控振荡器的频率 压控振荡器频率 随控制电压 变化的曲线称为压控特性曲线 压控特性曲线一般为非线性 如图 2 5 所示 r uC v 图图 2 52 5 2 锁相环路的基本特性 1 捕捉与锁定特性 若锁相环路原本处于失锁状态 由于环路的调节作用 最终进入锁定状态 这一过程 称环路捕捉过程 在没有干扰的情况下 环路一经锁定 其输出信 号频率等于输入信号频率 5 2 自动跟踪特性 若环路原本处于锁定状态 由于温度或电源电压的变化 使 VCO 输出频率 变化 或者输入信号频率变化 通过环路自动相位控制作用 使 VCO 相位 频 率 不断跟踪输入信号的相位 频率 这个过程称跟踪过程 或同步过程 3 锁相环路的捕捉带与同步带 环路能捕捉的最大起始频差范围称捕捉带或捕捉范围 记作 fP 环路所能跟踪的最大频率范围称同步带 记作 fH 当 f0 fP 时 环路将不能锁定 当 f0 fH 时 环路将不能跟踪 一般有 fH fP 3 常用集成锁相环路 CD4046 简介 CD4046 是通用的 CMOS 锁相环集成电路 其特点是电源电压范围宽 为 3V 18V 输入阻抗高 约 100M 动态功耗小 在中心频率 f0 为 10kHz 下 功耗仅为 600 W 属微功耗器件 CD4046 是带有 RC 型 VCO 的锁相环路 属于低频锁相环路 采用 16 脚双 列直插式 图 4 11 为 CD4046 的内部功能框图和构成锁相频率合成器时的外围 元件连接图 从图中可以看出 CD4046 主要由相位比较 压控振荡器 VCO 线性放大器 源跟随器 整形电路等部分构成 芯片内含有一个低功 耗 高线性 VCO 两个工作方式不同的鉴相器 PDI 和 PDII A1 为 PDI 和 PDII 的公用输入基准信号放大器 源跟随器 A2 与 VCO 输入端相连是专门作 FM 解调 输出之用的 此外还有一个 6V 左右的齐纳稳压管 CD4046 的内部功能框图 2 6 6 DD Text A1 VCO A2 PDII PDI 14 4 16 10 3 2 5 9 6 11 12 7 815 V t fi uv ui 1 13 3 R 4R 2R 1R 5R C C fv 图图 2 62 6 各引脚功能如下 1 脚相位输出端 环路入锁时为高电平 环路失锁时为低电平 2 脚相位 比较器 的输出端 3 脚比较信号输入端 4 脚压控振荡器输出端 5 脚禁止端 高电平时禁止 低电平时允许压控振荡器工作 6 7 脚外接振荡电容 8 16 脚电源的负端和正端 9 脚压控振荡器的控制端 10 脚解调输出端 用于 FM 解 调 11 12 脚外接振荡电阻 13 脚相位比较器 的输出端 14 脚信号输入端 15 脚内部独立的齐纳稳压管负极 2 3 参考振荡器的工作原理参考振荡器的工作原理 参考振荡器可采用门电路 74LS 系列或 CD 系列 与标称石英晶体构成振 荡器 石英晶体振振器的电路符号 等效电路 电抗曲线如图 2 7 所示 图图 2 72 7 从石英晶体谐振器的电抗特性可以看出 在串 并联谐振频率之间很狭窄 7 的工作频带内 它呈电感性 因而石英振荡器可以工作于感性区 也可以工作 于串联谐振频率上 但不能使用容性区 根据晶体在振荡电路中的不同作用 振荡电路可分为两类 一类是石英晶 体在电路中作为等效电感元件使用 这类振荡器称为并联型晶体振荡器 另一 类是把石英晶体作为串联谐振元件使用 使它工作于串联谐振频率上 称为串 联型晶体振荡器 2 4 参考分频器的工作原理参考分频器的工作原理 1 二 五 十进制计数器 74390 逻辑符合和逻辑功能 图 2 8 中的计数器为二 五 十进制异步计数器 在一片 74LS390 集成芯 片中封装了 2 个二 五 十进制的异步计数器 所谓二 五 十进制异步计数 器是由一个二进制计数器和一个五进制计数器组合而成的 每个二 五 十进 制分别有各自的清零端 CLR 图图 2 82 8 2 由两片 74390 计数器构成 4000 分频器电路 产生 1KHz 基准参考信号 电路接线图如图 2 9 所示 图中输入信号为 4MHz 方波信号 输出为 1KHz 方波信号 1 2 3 4 5 6 7 14 13 12 11 10 98 2CP0 GND VCC 2Q1 2CP1 2Q2 2Q3 1Q3 1Q0 74LS390 15 16 2CLR 2Q0 a 1CP0 1CLR 1CP1 1Q1 1Q2 1CLR 1CP01Q0 1Q1 1Q2 1Q3 1CP1 2CLR 2CP02Q0 2Q1 2Q2 2Q3 2CP1 b 8 图图 2 92 9 2 5 可变分频器和分频比控制器的工作原理可变分频器和分频比控制器的工作原理 1 可逆计数器 CD4510 CD4510 是 4 位加 减法的十进制计数器 计数器的方向由控制输入 端 U D 控制 当 U D 为高电平时 则为加法计数器 当 U D 为低电平时 则 为减法计数器 如图 2 10 如图如图 2 102 10 CD4510 各管脚功能见表 2 1 1 2 3 4 5 6 7 14 13 12 11 10 CP VDD Q2 D3 D U TC PL Q4 D4 D1 CE Q1 CD4510 15 16 Q3 D2 a 89MR CD4510 b 1 PL 5 CE MR 9 10 D U CP 15 4 D1 12 D2 D3 13 D4 3 11 14 Q2 Q3 Q1 6 Q4 2 TC 7 GND 9 CD4510 1 PL 5 CE MR 9 10 D U CP 15 4 D1 12 D2 D3 13 D4 3 11 14 Q2 Q3 Q1 6 Q4 2 TC 7 1s信号入 1 1 0 0 CD4510 1 PL 5 CE MR 9 10 D U CP 15 4 D1 12 D2 D3 13 D4 3 11 14 Q2 Q3 Q1 6 Q4 2 TC 7 1 1 0 0 十位 个位 1 PL LD 置数控制端 高电平有效 5 CE 计数控制端 CE 1 不计数 CE 0 计数 10 D U 加减法计数控制端 D U 1 时 为加法 D U 0 时为减法 15 CP 时钟输入端 9 MR CR 异步清零端 高电平有效 7 TC 进位 借位输出端 当加计数到 9 输出一个进位负脉 冲 当减计数到 0 输出一个借位负脉冲 表表 2 12 1 2 用 CD4510 设计 99 分频器 图 2 11 图图 2 112 11 2 6 消抖动电路的工作原理消抖动电路的工作原理 基本 RS 触发器虽然电路简单 但具有广泛的用途 图 2 12 是在时序电路 中广泛应用的消抖动开关电路的原理电路 10 图 4 24 消抖动开关电路 a 原理电路图 b 输入 输出波形 R S Q a VCC 10K10K K R S Q b 图图 2 122 12 2 7 数码显示电路的工作原理数码显示电路的工作原理 图 2 13 为 LC5011 的管脚图和逻辑符号 4 27 为 CD4511 的管脚图和逻辑 符号 图图 2 132 13 CD4511 的功能真值表如表 2 2 所示 表表 2 22 2 LT BL LE D C B A a b c d e f g 1 1 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 0 1 1 0 0 0 0 1 1 0 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 11 第三章第三章 数字频率合成器的设计与实现数字频率合成器的设计与实现 3 1 频率合成器的框图设计频率合成器的框图设计 1 根据课题给定的设计指标要求 确定系统设计框图 由于系统工作频率 较低 因此可以选择直接式频率合成方案 根据系统指标要求 选择数字频率 合成器系统设计框图如图 3 1 所示 o f PD LF VCO R f N f o f 冲 冲 冲 冲 冲 冲冲冲冲冲 冲 R冲 冲冲冲冲冲 冲 N冲 冲冲冲冲 冲冲冲冲冲 冲冲冲 冲冲冲冲冲冲冲冲冲冲 图图 3 13 1 3 2 设计过程设计过程 根据系统框图 确定各个单元电路的结构 并进行元器件选择和参数计算 1 集成锁相环路 PLL 及外接振荡元器件 根据设计指标要求 集成锁相环路可选为 CD4046 它包含 PD 和 VCO 最 高工作频率为 1 4MHz 满足设计要求 CD4046 的内部组成框图及外接元件电路 如图 4 11 所示 作为频率合成器时 3 4 端之间应插入可变分频器 N 根据设 计要求 有 fomax 99kHz fomin 1kHz CD4046 内部的 VCO 是一个电流控制型 振荡器 查资料 其振荡频率与控制电压 Ud 的关系 12 t4 DSDD t3 GSd o 8 2 8CR UV CR UU f 式中 VGS 为耗尽型 NMOS 三极管的源栅间导通压降 约 0 5V 左右 VDS 为 耗尽型 PMOS 管的漏源饱和压降 约为 1V 左右 式中的第二项为常数项 也就 是 VCO 的最低振荡频率 fomin 电源电压 VDD 5V 取 Ct 100pF 如 f 1KHz 则 R4 3 3M 但 VCO 频率范 围应小于 1KHz 取 R4 22M 当 Ud VDD 时 VCO 维持在最高振荡频率 fomax omin t3 GSDD omax 8 f CR UV f 因此可得 8 ominomaxt GSDD 3 ffC UV R k 58 10 199 101008 5 05 312 2 参考频率和环路滤波器 t DSDD o CR UV f 4 min 8 2 13 设环路滤波器的上限截止频率为 fH 从滤波的角度考虑 应有 fR 5 10 fH 若选简单 RC 低通滤波器 则有 RC f 2 1 H 取 fR 1 103 10 fH 10 2 RC 则 RC 1 200 1 6 ms 若取 C 0 033 F 则 R 48 48 k 最终取 R1 51k 这里选 RC 比例积分滤 波器作环路滤波器 R2 R1 则取 C 0 033 F R1 51k R2 5 1k 3 参考振荡器 振荡器电路选用晶体振荡电路 不使电路具有更高的 Q 值 以提高频率的 稳定性 又由于 CMOS 电路输入阻抗极高 选用 CMOS 与非门构成参考振荡器 为适应低电压工作条件 采用 74HC 系列 电路如图 4 29 所示 XTAL1 R1 C1C2 U1 1 U2 1 Out 图图 3 23 2 Rf 为反馈电阻 它的作用是保证在静态时 非门 U1 能工作在其电压传输 特性的转折区 线性放大区 构成使反相器成为具有很强放大能力的放大电路 Rf 常取 10 100 M 较高的反馈电阻有处于提高振荡频率的稳定性 选 Rf 22M 晶体 C1 C2 构成 型选频反馈网络 电路只能在晶体谐振频率 处产生振荡 反馈系数由 C1 C2 之比决定 根据晶体外接电容的要求 可选 14 C1 C2 24pF 晶体 XTAL 的频率选 4 096MHz 该频率点附近的频率稳定度较高 即 U1 与 Rf 晶体 C1 C2 构成电容三点式振荡电路 产生一个近似正弦波 的波形 U2 是整形缓冲用反相器 经 U2 整形后 输出变为矩形波 同时 U2 可 以隔离负载对振荡电路的影响 4 参考分频器 现在要将 4MHz 的参考振荡频率分频为 1kHz 因此分频比 R 4000 10 10 10 4 即用 3 个十进制计数器和 1 个四进制计数器级联来 实现 通常实现分频器的电路是计数器电路 因此可以选 74LS390 为参考分频 器 5 可变分频器 由于最大可变分频比 N 99 且输出方式为十进制方式 因此 可变分频器 N 应选初始值可预置的十进制计数器 需要两级这样的计数器可选 2 片 CD4510 作为可变分频器 CD4510 是初始值可预置 BCD 码加减法计数器 要实现 f 从 1 99KHz 分频比 N 为 1 99 采用预置端和清零端来做 N 进制计数器 预置数就 采用分频比控制计数器个位和十位输出的数据 如果采用加法 如预置数为 60 99 复位置数 这时 N 99 60 1 40 进制 不符合设计要求 显示频率就与锁 相环路实际输出的信号频率不同 由于初始值输入端数据同时也作为 VCO 输出 结果译码显示的输入数据 考虑到二者的一致性 计数器应选减法计数器 这 样数码管显示的值就是输出信号的频率 6 分频比控制计数器及消抖动电路 分频比控制计数器是用来产生可变分频器所需要的分频比 N 选用 1 片 74L390 含两级十进制计数器 构成频率调节电路 另用一开关电路来控制计 数脉冲的通断 另外 通常使用的开关是由机械触点实现开关的闭合和断开 由于机械触点存在弹性 闭合后会产生反弹 为了得到稳定的信号 增加消抖 动电路 消抖动电路可以用 RS 触发器或者门电路 如 74LS00 构成 7 显示译码器和数码显示器 显示电路用来显示输出频率数值 由于 fi 1KHz N 分频后 fo Nfi N KHz 因此分频比 N 即为此数值 单位 kHz 故可将可变分频器 初始值数据作为译码器输入数据 分频比控制计数器个位和十位输出的数据同 15 时也是译码器的输入数据 显示器件可以选用 LED 共阴极数码管 显示译码器 选用 CD4511 与之配合 8 数字频率合成器的设计电路 如图 3 3 图图 3 33 3 第四章第四章 数据测试数据测试 1 调试设备 稳压电源 示波器 万用表 2 调试步骤 实物图见 4 1 1 要