数字式相位差测量仪.doc

数字式相位差测试仪 专业方向课程设计报告课题名称： 数字式相位差测试仪 姓名： 学号： 班级： 专业： 归口系部： 起迄日期: 指导教师: 提交报告日期: 2015年12月18日目录一、 设计任务和目的- 1 -（一）设计任务- 1 -（二）设计目的- 1 -二、设计要求- 1 -三、 工作原理- 1 -四、 设计框图- 2 -五、 主要参考器件（软件仿真，用Proteus）- 2 -六、 各模块电路分析- 3 -（一） 移相电路部分- 3 -（二） 放大整形电路部分- 3 -（三） 锁相倍频电路部分- 4 -（四） 计数器及数字显示部分- 5 -（五） 相位超前于滞后显示部分- 6 -六、 仿真- 7 -七、 心得体会- 8 -八、 参考文献- 8 -附：数字式相位差总电路图- 9 -1、 设计任务和目的（一）设计任务 在老师的指导下，设计一个电路，用来测量两路信号的相位差。（二）设计目的培养理论联系实际的设计思想，训练综合运用电路设计和有关先修课程的理论，结合生产实际分析和解决工程实际问题的能力，巩固，加深和扩展有关电子类的知识。通过课程设计，应能加强学生如下能力的培养：（1） 独立工作能力和创造力；（2） 综合运用专业及基础知识，解决实际工程技术问题的能力；（3） 查阅图书资料、产品手册和各种工具书的能力；（4） 工程绘图的能力；（5） 编写技术报告和编制技术资料的能力。二、设计要求1、 被测信号为正弦波(或者是方波)，频率为4555Hz，幅度大于等于0.5V；相位测量精度为1度；用数码管显示测量结果。2、 主要单元电路和元器件参数计算、选择；3、 画出总体电路图；4、 提交格式上符合要求、内容完整的设计报告3、 工作原理在电工仪表、同步检测的数据处理以及电工实验中，常常需要测量两列同频信号的相位差。例如，电力系统中电网并网合闸时，要求两电网的电信号之间的相位相同，这需要精确测量两列工频信号的相位差。相位测量的方法很多，典型的传统方法误差较大，读数不方便。为此，我们设计了一种数字式相位差测量仪，该仪以可编程逻辑器件（PLD）和锁相环（PLL）倍频电路为核心，实现了两列信号相位差的自动测量及数显。相位差测量仪的原理框图（以分辨率为1度为例）如图1所示。基准信号（相位基准）fr经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=360的分频器，使锁相环的输出信号频率为fr，但相位与fr相同，这个输出信号被用作计数器的计数时钟。被测信号fs经放大整形再二分频后得到的fs/2和fr/2送入由异或门组成的相位比较电路，其输出脉冲A的脉宽tp反映了两列信号的相位差，利用这个信号作为计数器的闸门控制信号使计数器仅在fr与fs的相位差tp内计数，这样计速器计得的数即为fr与fs之间的相位差。于计数时钟频率为360fr，因此，一个计数脉冲对应1度。计数的值经锁存译码后通过LED数码管显示。这种测量方法可以从波形图图2得到理解和说明。图中D触发器用于判断fr与fs的相位关系，当Q为1时，fr超前于fs，相位取正值，符号位数码管显示全黑；当Q为0时，fr滞后于fs，相位取负值，符号位数码管显示“一”。4、 设计框图图1 相位差测量仪的原理框图5、 主要参考器件（软件仿真，用Proteus） LM324、D触发器、4046锁相环、4040（十二位二进制计数器）、4511、数码管。6、 各模块电路分析（1） 移相电路部分所谓移相是指两种同频的信号，以其中的一路为参考，另一路相对于该参考作超前或滞后的移动，即称为相位的移动，即称为是相位的移动。两路信号的相位不同，便存在相位差，简称相差。若我们将一个信号周期看作是360，则相差的范围就在0360度。两个同频信号之间的移相，是电子行业继电保护领域中模拟、分析事故的一个重要手段，利用移相原理可以制作校验各种有关相位的仪器仪表、继电保护装置的信号源。因此，移相技术有着广泛的使用价值。我们知道，将参考信号整形为方波信号，并以此信号为基准，延时产生另一个同频的方波信号，再通过波形变换电路将方波信号还原成正弦波信号。以延时的长短来决定两信号间的相位值。这种处理方式的实质是将延时的时间映射为信号间的相位值。也就是说，只要能够测量出该延迟时间，我们就可以推算出其相位差值（具体实施电路如图所示）。（2） 放大整形电路部分在相位差测量过程中，不允许两路信号在放大整形电路中发生相对相移。为了使两路信号在测量电路中引起的附加相移是相同的的。图2 移相放大整形电路（3） 锁相倍频电路部分设被测信号的工作频率为55Hz，测量的分辨率取1度，360倍频后信号的频率为19800Hz，故可选择最高工作频率为40MHz的锁相环4046（如图所示）。而360分频器可采用计数器。在这里我们采用的是4040计数器（如图3所示）。4040是12位二进制串行计数器。所有的计数器为主从触发器。计数器在时钟下降沿进行计数。CR为高电平时，对计数器进行清零。图3 锁相倍频电路 （1） 锁相环4046的引脚功能： 1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。 2脚相位比较器的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。 5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于FM解调。 11、12脚外接振荡电阻。 13脚相位比较器的输出端。 14脚信号输入端。 15脚内部独立的齐纳稳压管负极。（2）计数器4040引脚的功能：10脚时钟输入端。11脚清除。Q0Q11是计数器脉冲输出端。VDD是正电源。VSS：接地。（4） 计数器及数字显示部分这里我们使用的是4518双四位异步BCD码加法器。Cr为异步清零端，高电平有效。当Cr为0时，cp为0，这是en下降沿出发计数，当en为0，cp上升沿触发计数。将低位的最高位与另一个计数器触发端相连便构成了带进位的十进制计数器。CC4511是BCD7段所存译码驱动器，在同一单片结构上由COS/MOS逻辑器件和npn双极型晶体管构成。这些器件的组合，使CC4511具有低静态耗散和高抗干扰及源电流高达25mA的性能。由此可直接驱动LED及其他器件。LT、BI、LE输入端分别检测显示、亮度调节、存储或选通一BCD码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号。CC4511提供了16引线多层陶瓷双列直插(D）、熔封陶瓷双列直插（J）、塑料双列直插（P）和陶瓷片状载体（C）4种封装形式。（电路如图4所示） （1）4518引脚的功能：1CP、2CP：时钟输入端。1CR、2CR：清除端。1EN、2EN：计数允许控制端。1Q01Q3:计数器输出端。2Q02Q3:计数器输出端。VDD：正电源。VSS：接地。图4 计数器及数字显示电路 （2）4511引脚的功能：A0A3:二进制数据输入端。/Bl：输出消隐控制端。LE：数据锁定控制端。/LT：灯测试端。YaYg：数据输出端。VDD：电源正。VSS：电源负。（5） 相位超前于滞后显示部分 将被测的两个信号经过二分频之后，接触D触发器，其中信号a接D端，信号b接cp端。如果输出端Q为1，则a超前b，反正如果Q为0，则a滞后b。将Q端接一发光二极管，即可指示相位的超前与滞后情况（电路如图5所示）。图5 相位超前滞后部分6、 仿真本次的仿真是通过Proteus7.8里面进行的，在整个仿真过程中，我们对电路中各个模块的信号进行了测试（我们以滞后60度为例）。首先信号进入了前置放大电路之后，变成矩形脉冲波，说明我们的前置放大电路是正确的。（如图6所示） 图7 测量相位差波形图接着在比较了a，b信号的波形之后，我们明显看到了相位差。而两个信号经过异或门之后成为了相位差波形。说明移相电路正确。（如图6所示）然后我们测量了倍频信号的输入与输出端，其中输入为55Hz，而输出为19800Hz，说明倍频电路部分也是正确的。最后，在总体仿真部分，输入55Hz的正弦波，在滞后60度时，我们从数码管上读出的值为71或72，即两个信号的相位差为71。到此实现了课程设计的全部要求。7、 心得体会本次课程设计为期两周，这段时间，我非常过得忙碌而充实。在刚刚开始接触到这个课题的时候，我完全懵了，没有什么想法。不过，后来在老师的一步一步讲解之下，我们对于自己要做的课程设计的内容有了大体的了解，对于该如何做也有了明确的方向。我们先是下载了Proteus软件，然后经过查找资料，确定了电路图，在接着的仿真过程中我发现了很多的不对之处，后来老师的一步步的帮忙指导下，在全组地共同努力之下，我们不断地完善了电路，最终成功地进行了仿真，得到了课程设计的最终结果。通过本次的课程设计我收获良多，不仅理论知识得到了复习巩固，一些原本不太熟系的，不太懂的电路方面内容都有了很大的了解，而且因为是自己进行软件的操作，所以在实践方面也有了较大进步。8、 参考文献1康光华 . 电子技术基础模拟部分（第五版) . 北京：高等教育出版社，20052于志成编著 . Eft电路技术（第一版） . 北京：机械工业出版社，19863张永瑞 . 电子测量技术基础 . 西安：西安电子科技大学4http:/wenku.