郑州大学计算机组成原理试卷A

共 4 页第 1 页 2004 级 计算机组成原理 课程试题 A 卷 合分人 复查人 分数评卷人 一 单选题 每题 1 分 共 20 分 1 一个完整的计算机系统的组成部分有 A A 硬件和软件系统 B 运算器 存储器 控制器 C 外部设备和主机 D 硬设备和应用程序 2 定点 16 位字长的字 采用 2 的补码形式表示时 一个字所能表示的整数范围是 D A 215 1 215 1 B 215 215 C 215 1 215 D 215 215 1 3 IEEE754 标准规定的 32 位浮点数中 符号位为 1 位 阶码为 8 位 尾数位为 23 位 则它所能表示的最大规格化正数为 A 1 2 23 2 127 B 2 223 2 255 C 1 1 2 23 2 127 D 1 2 23 2 255 4 设某静态 RAM 芯片容量为 8K 8 位 若用它组成 32K 16 位的存储器 所需芯片数为 B A 4 片 B 8 片 C 16 片 D 32 片 5 主存储器和 CPU 之间增加 cache 的目的是 D A 解决 CPU 和主存之间的速度匹配问题 B 扩大主存储器容量 C 扩大 CPU 中通用寄存器的数量 D 既扩大主存储器容量 又扩大 CPU 中通用寄存器的数量 6 EEPROM 是指 C A 只读存储器 B 电擦除可编程只读存储器 C 闪速存储器 D 光擦除可编程只读存储器 7 在虚拟存储器中 当程序正在执行时 由 B 完成地址映射 A 程序员 B 编译器 C 操作系统 D 装入程序 8 操作数在指令中 是下列哪种寻址方式 A A 直接寻址 B 立即寻址 C 隐含寻址 D 间接寻址 9 当今的 CPU 主要包括 A A 控制器 cache 和运算器 B 控制器和运算器 题号一二三四五六七总分 分数 共 4 页第 2 页 C 控制器 ALU 和主存 D 运算器和主存 10 在 CPU 中跟踪指令后继地址的寄存器是 C A 主存地址寄存器 B 状态条件寄存器 C 指令寄存器 D 程序计数器 11 在 B 的微型计算机系统中 外设和主存储器单元统一编址 因此可以不使用 I O 指令 A 单总线 B 双总线 C 三总线 D 多总线 12 假设一个磁盘上每个磁道有 16 个扇区 每个扇区 512 字节 若磁盘的旋转速度为每 分钟 3600 转 则磁盘的数据传输率为 A 480 KB S B 240 KB S C 360 KB S D 512 KB S 13 计算机的外围设备是指 D A 输入 输出设备 B 外存储器 C 远程通信设备 D 除了 CPU 和内存以外的其它设备 14 以下四种类型的半导体存储器中 以传输同样多的字为比较条件 则读出数据传输 率最高的是 C A DRAM B SRAM C 闪速存储器 D EPROM 15 因为微程序不经常修改 所以一般存放在 B A 主存中 B 堆栈中 C 只读存储器中 D 磁盘中 16 DMA 传送控制的交替访内法一般适用于 A 的情况 A I O 设备读写周期小于内存存储周期 B CPU 工作周期比内存存取周期小很多 C I O 设备读写周期大于内存存储周期 D CPU 工作周期比内存存取周期长很多 17 CRT 的分辨率为 512 512 象素颜色为 256 色 则刷新存储器每个单元的字长是 C A 8 位 B 128 位 C 256 位 D 512 位 18 下列 I O 组织方式中 主存与外设的数据交换完全是通过 CPU 执行程序控制完成的 是 C A 程序查询式 B 中断 C DMA D 通道 19 如果有多个中断同时发生 系统将根据中断优先级响应优先级最高的中断请求 若 要调整中断的响应顺序 可以利用 D A 中断嵌套 B 中断向量 C 中断响应 D 中断屏蔽 20 对于低速输入输出设备 应当选用的通道是 B A 数组多路通道 B 字节多路通道 C 选择通道 D DMA 专用通道 分数评卷人 二 填空题 每空 1 分 共 20 分 1 计算机的软件和硬件在 上是等价的 2 码值 FFH 若表示真值 127 则为 码 若表示真值 127 则为 码 若表示真 值 1 则为 码 若表示真值 0 则为 码 3 一台小型系列机的运算器中的 ALU 由 4 片 74181 ALU 和 1 片 74182 CLA 组成 它能 处理 位字长的数据 是一种具有 级先行进位的算逻运算单元 共 4 页第 3 页 4 将 7 128 按阶码用移码 尾数用补码的格式写成浮点数的表示形式 其中阶码 3 位 阶符 1 位 尾数 6 位 尾符 1 位 按规格化形式 5 浮点加法运算中 在尾数求和之前 一般需要先进行 操作 求和之后还 要进行规格化和 操作等步骤 6 CPU 周期也称为 一个 CPU 周期包含若干个 7 存放微程序的存储器称为 相联存储器不按地址而是按 访问的存储器 8 按照总线仲裁电路的位置不同 总线仲裁分为 仲裁和 仲裁 9 广义的讲 并行性有两种含义 一是 二是 10 DMA 的中文全称是 直接存储器存取 CISC 的中文全称是 复杂 指令系统计算机 分数评卷人 三 简答题 每题 5 分 共 20 分 1 浮点数加减运算过程中 补码规格化的条件是什么 2 说明机器指令和微指令的关系 3 说明微程序控制器和硬布线控制器的异同点 4 分别说明外设产生中断请求及 CPU 响应中断的条件 分数评卷人 四 计算题 每题 7 分 共 14 分 1 已知 x 0 11011 y 0 11111 用带求补器的原码阵列乘法器求乘积 X Y 2 CPU 执行一段程序时 Cache 完成存取的次数为 3800 次 主存完成存取的次数为 200 次 已知 Cache 的存取周期为 50ns 主存的存取周期为 250ns 求 1 Cache 命中率 H 2 Cache 主存系统的访问效率 e 3 平均访问时间 Ta 小数点后保留两位有效数字 分数评卷人 五 应用题 共 26 分 说明 第 1 2 小题每题 10 分 第 3 小题 6 分 1 10 分 某微机的指令格式如下所示 共 4 页第 4 页 15 10 9 8 7 0 操作码XD D 位移量 X 寻址特征位 X 00 直接寻址 X 01 用变址寄存器 X1 进行变址寻址 X 10 用基址寄存器 X2 进行基址寻址 X 11 相对寻址 设 PC 1212 H X1 0035H X2 1234H H 代表十六进制数 请分析该指令格式的特 点 并确定下列各指令中操作数的有效地址 5480H 6230H 7572H 6734H 2 10 分 某计算机存储系统包含容量为 16KB 结构为 4 路组相联的 Cache 主存容量 为 16MB 假设每行或块大小 1KBytes 内存地址是多少位 内存空间可以划分为多少块 Cache 可以划分为多少行 内存地址的