BJT逻辑门电路

逻辑门电路逻辑门电路 为了正确而有效地使用集成逻辑门电路 还必须对组件内部电路特别是对它的外部特 性有所了解 本章将揭开黑匣的奥秘 讲述几种通用的集成逻辑门电路 如 BJT BJT 逻辑 门电路 TTL 射极耦合逻辑门电路 ECL 和金属 氧化物 半导体互补对称逻辑门电路 CMOS 在学习上述各种电路的逻辑功能和特性前首先必须熟悉开关器件的开关特性 这是门 电路的工作基础 但在分析门电路时 将着重它们的逻辑功能和外特性 对其内部电路 只作一般介绍 第一节第一节 二极管的开关特性二极管的开关特性 一般而言 开关器件具有两种工作状态 第一种状态被称为接通 此时器件的阻抗很小 相当于短路 第二种状态是断开 此时器件的阻抗很大 相当于 开路 在数字系统中 晶体管基本上工作于开关状态 对开关特性的研究 就是具体分析晶 体管在导通和截止之间的转换问题 晶体管的开关速度可以很快 可达每秒百万次数量级 即开关转换在微秒甚至纳秒级的时间内完成 二极管的开关特性表现在正向导通与反向截止这样两种不同状态之间的转换过程 二 极管从反向截止到正向导通与从正向导通到反向截止相比所需的时间很短 一般可以忽略 不计 因此下面着重讨论二极管从正向导通到反向截止的转换过程 一 二极管从正向导通到截止有一个反向恢复过程一 二极管从正向导通到截止有一个反向恢复过程 在上图所示的硅二极管电路中加入一个如下图所示的输入电压 在 0 t1时间内 输 入为 VF 二极管导通 电路中有电流流通 设 VD为二极管正向压降 硅管为 0 7V 左右 当 VF远大于 VD时 VD可略去不计 则 在 t1时 V1突然从 VF变为 VR 在理想情况下 二极管将立刻转为截止 电路中应 只有很小的反向电流 但实际情况是 二极管并不立刻截止 而是先由正向的 IF变到一个 很大的反向电流 IR VR RL 这个电流维持一段时间 tS后才开始逐渐下降 再经过 tt后 下降到一个很小的数值 0 1IR 这时二极管才进人反向截止状态 如下图所示 通常把二极管从正向导通转为反向截止所经过的转换过程称为反向恢复过程 其中 tS 称为存储时间 tt称为渡越时间 tre ts tt称为反向恢复时间 由于反向恢复时间的存在 使二极管的开关速度受到限制 二 产生反向恢复过程的原因二 产生反向恢复过程的原因 电荷存储效应电荷存储效应 产生上述现象的原因是由于二极管外加正向电压 VF时 载流子不断扩散而存储的结果 当外加正向电压时 区空穴向 区扩散 区电子向 区扩散 这样 不仅使势垒区 耗 尽区 变窄 而且使载流子有相当数量的存储 在 区内存储了电子 而在 区内存储了 空穴 它们都是非平衡少数载流于 如下图所示 空穴由 区扩散到 区后 并不是立即与 区中的电子复合而消失 而是在一定的路 程 LP 扩散长度 内 一方面继续扩散 一方面与电子复合消失 这样就会在 LP范围内存 储一定数量的空穴 并建立起一定空穴浓度分布 靠近结边缘的浓度最大 离结越远 浓 度越小 正向电流越大 存储的空穴数目越多 浓度分布的梯度也越大 电子扩散到 区的情况 也类似 下图为二极管中存储电荷的分布 我们把正向导通时 非平衡少数载流子积累的现象叫做电荷存储效应电荷存储效应 当输入电压突然由 VF变为 VR时 区存储的电子和 区存储的空穴不会马上消失 但 它们将通过下列两个途径逐渐减少 在反向电场作用下 区电子被拉回 区 区空穴被拉回 区 形成反向漂移电 流 IR 如下图所示 与多数载流子复合 在这些存储电荷消失之前 结仍处于正向偏置 即势垒区仍然很窄 结的电 阻仍很小 与 RL相比可以忽略 所以此时反向电流 IR VR VD RL VD表示 结两端 的正向压降 一般 VR VD 即 IR VR RL 在这段期间 IR基本上保持不变 主要由 VR 和 RL所决定 经过时间 ts后 区和 区所存储的电荷已显著减小 势垒区逐渐变宽 反向电流 IR逐 渐减小到正常反向饱和电流的数值 经过时间 tt 二极管转为截止 由上可知 二极管在开关转换过程中出现的反向恢复过程 实质上由于电荷存储效应 引起的 反向恢复时间就是存储电荷消失所需要的时间反向恢复时间就是存储电荷消失所需要的时间 三 二极管的开通时间三 二极管的开通时间 二极管从截止转为正向导通所需的时间称为开通时间二极管从截止转为正向导通所需的时间称为开通时间 这个时间同反向恢复时间相比是很短的 这是由于 结在正向偏压作用下 势垒区 迅速变窄 有利于少数载流子的扩散 正向电阻很小 因而它在导通过程中及导通以后 其正向压降都很小 比输入电压 VF小得多 故电路中的正向电流 IF VR RL 它由外电路 的参数决定 而几乎与二极管无关 因此 只要电路在 t 0 时加入 VF的电压 回路的电流几乎是立即达到 VF RL 这就是说 二极管的开通时间是很短的 它对开 关速度的影响很小 可以忽略不计 第二节第二节 BJTBJT 的开关特性的开关特性 型 BJT 的结构如下图所示 从图中可见 型 BJT 由两个 型区和一个 型区构成了两个 结 并从三个区 分别引出了集电极 基极和发射极 在电路图中的符号如下图所示 型 BJT 的结构如下图中的上半部所示 下边为电路图中的符号 这里的 BJT 英文原文是 Bipolar Junction Transistor 意为 双极结晶体管 也 就是通常所说的三极管 一 一 BJT 的开关作用的开关作用 BJT 的开关作用对应于有触点开关的 断开 和 闭合 上图所示电路用来说明 BJT 开关作用 图中 BJT 为 型硅管 当输入电压 V1 VB 时 BJT 的发射结和集电结均为反向偏置 VBE 0 VBC 0 只有 很小的反向漏电流 IEBO和 ICBO分别流过两个结 故 iB 0 iC 0 VCE VCC 对应于上 图中的 点 这时集电极回路中的 c e 极之间近似于开路 相当于开关断开一样 BJT 的 这种工作状态称为截止 当 V1 VB2时 调节 RB 使 IB VCC RC 则 BJT 工作在上图中的 C 点 集电极电流 iC已接近于最大值 VCC RC 由于 iC受到 RC的限制 它已不可能像放大区那 样随着 iB的增加而成比例地增加了 此时集电极电流达到饱和 对应的基极电流称为基 极临界饱和电流 IBS 而集电极电流称为集电极饱和电流 ICS VCC RC 此后 如果再增加基极电流 则饱 和程度加深 但集电极电流基本上保持在 ICS不再增加 集电极电压 VCE VCC ICSRC VCES 2 0 0 3V 这个电压称为 BJT 的饱和压降 它也基本上不随 iB增加而改变 由 于 VCES很小 集电极回路中的 c e 极之间近似于短路 相当于开关闭合一样 BJT 的这种工作状态称为饱和 由于 BJT 饱和后管压降均为 0 3V 而发射结偏压为 0 7V 因此饱和后集电结为正向偏 置 即 BJT 饱和时集电结和发射结均处于正向偏置 这是判断 BJT 工作在饱和状态的重要 依据 下图示出了 型 BJT 饱和时各电极电压的典型数据 由此可见 BJT 相当于一个由基极电流所控制的无触点开关 BJT 截止时相当于开关 断开 而饱和时相当于开关 闭合 型 BJT 截止 放大 饱和三种工作状态的特点列于下表中 二 二 BJT 的开关时间的开关时间 BJT 的开关过程和二极管一样 也是内部电荷 建立 和 消散 的过程 因此 BJT 饱和与截止两种状态的相互转换也是需要一定的时间才能完成的 如上图所示电路的输入端加入一个幅度在 VB1和 VB2之间变化的理想方波 则输出电 流 Ic的波形如下图 可见 Ic的波形已不是和输入波形一样的理想方波 上升和下降沿都变得缓慢了 为了对 BJT 开关的瞬态过程进行定量描述 通常引人以下几个参数来表征 以上 4 个参数称为 BJT 的开关时间参数 通常把 ton td tr称为开通时间 它反映了 BJT 从截止到饱和所需的时间 把 t0ff ts tf称为关闭时间 它反映了 BJT 从饱和到截止所需的时间 开通时间和关闭时间总称为 BJT 的开关时间 它随管子类型不同而有很大差别 一般在 几十至几百纳秒的范围 可以从器件手册中查到 BJT 的开关时间限制了 BJT 开关运用的速度 开关时间越短 开关速度越高 因此 要设法减小开关时间 开通时间 ton是建立基区电荷的时间 关闭时间 toff是存储电荷消散的时间 第三节第三节 基本逻辑门电路基本逻辑门电路 基本逻辑运算有与 或 非运算 对应的基本逻辑门有与 或 非门 本节介绍简单 的二极管门电路和 BJT 反相器 非门 作为逻辑门电路的基础 用电子电路来实现逻辑运算时 它的输入 输出量均为电压 以 为单位 或电平 用 或 表示 通常将门电路的输入量作为条件 输出量作为结果 一 二极管与门及或门电路一 二极管与门及或门电路 1 1 与门电路与门电路 当门电路的输入与输出量之间能满足与逻辑关系时 则称这样的门电路为与门电路 下图表示由半导体二极管组成的与门电路 右边为它的代表符号 图中 A B C 为输入端 L 为输出端 输入信号为 5V 或 0V 下面分析当电路的输入信号不同时的情况 1 若输入端中有任意一个为 0 时 例如 VA 0V 而 VA VB 5V 时 D1导通 从而导致 L 点的电压 VL被钳制在 0V 此时不管 D2 D3的状态如何都会有 VL 0V 事实上 D2 D3受反向电压作用而截止 由此可见 与门几个输入端中 只有加低电压输入的二极管才导通 并把 L 钳制在低 电压 接近 0V 而加高电压输入的二极管都截止 2 输入端 A B C 都处于高电压 5V 这时 D1 D2 D3都截止 所以输出端 L 点 电压 VL VCC 即 VL 5V 如果考虑输入端的各种取值情况 可以得到下表 输入输入 V V 输出输出 V V V VA AV VB BV VC CV VL L 0 0 0 0 0 0 0 0 5 5 5 5 5 5 5 5 0 0 0 0 5 5 5 5 0 0 0 0 5 5 5 5 0 0 5 5 0 0 5 5 0 0 5 5 0 0 5 5 0 0 0 0 0 0 0 0 0 0 0 0 0 0 5 5 将表中的 5V 用 1 代替 则可得到真值表 A AB BC CL L 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 由表中可见该门电路满足与逻辑关系 所以这是一种与门 输入变量 A B C 与输出 变量 L 只间的关系满足逻辑表达式 2 2 或门电路或门电路 对上图所示电路可做如下分析 1 输入端 A B C 都为 0V 时 D1 D2 D3两端的电压值均为 0V 因此都处于截止状态 从而 VL 0V 2 若 A B C 中有任意一个为 5V 则 D1 D2 D3中有一个必定导通 我们注意到 电路中 L 点与接地点之间有一个电阻 正是该电阻的分压作用 使得 VL处于接近 5V 的高 电压 扣除掉二极管的导通电压 D2 D3受反向电压作用而截止 这时 VL 5V 用真值表将所有情况罗列如下 A AB BC CL L 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 A AB BC CL L 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 由表中可见 A B C 与 L 之间满足或逻辑关系 即有 二 非门电路二 非门电路 BJT 反相器反相器 上图表示一基本反相器电路及其逻辑符号 下图则是其传输特性 图中标出了 BJT 的三个工作区域 对于饱和型反相器来说 输入信号必须满足下列条件 逻辑 0 ViV2 由传输特性可见 当输入为逻辑 时 BJT 将截止 输出电压将接近于 VCC 即逻辑 当输入为逻辑 时 BJT 将饱和导通 输出电压约为 0 2 0 3V 即为逻辑 可见反相器的输出与输入量之间的逻辑关系是非逻辑关系 虽然利用以上基本的与 或 非门 可以实现与 或 非三种逻辑运算 但是由于它 们的输出电阻比较大 带负载的能力差 开关性能也不理想 因此基本的与 或 非门不 具有实用性 解决的办法之一是采用二极管与三极管门的组合 组成与非门 或非门 也 就是所谓的复合门电路复合门电路 与非门和或非门在负载能力 工作速度和可靠性方面都大为提高 是逻辑电路中最常用的基本单元 下图给出了复合门电路的一个例子及其逻辑符号和逻辑 表达式 下面将要介绍的是一些切实可用的逻辑门电路 第四节第四节 TTLTTL 逻辑门电路逻辑门电路 以双极型半导体管为基本元件 集成在一块硅片上 并具有一定的逻辑功能的电路称 为双极型逻辑集成电路 简称 TTL 逻辑门电路 下面首先讨论基本的 BJT 反相器的开关速度不高的原因 再讨论改进的 TTL 反相器和 TTL 逻辑门电路 一 基本的一 基本的 BJT 反相器的动态性能反相器的动态性能 BJT 开关速度受到限制的原因主要是由于 BJT 基区内存储电荷的影响 电荷的存入和 消散需要一定的时间 考虑到负载电容 CL的影响后基本反相器将成为如下图所示的电路 图中 CL包含了门电路之间的接线电容以及门电路的输入电容 当反相器输出电压 vO由低向高过渡时 电路由 VCC通过 Rc对 CL充电 当 vO由高向低过渡时 CL又将通过 BJT 放电 这样 CL的充 放电过程均需经历一定的时间 这必然会增加输出电压 vO波形的上升 时间和下降时间 特别是 CL充电回路的时间常数 RcCL较大时 vO上升较慢 即增加了上升 时间 基于器件内部和负载电容的影响 导致基本 BJT 反相器的开关速度不高 寻求更为实用的 TTL 电路结构 是下面所要讨论的问题 二 二 TTL 反相器的基本电路反相器的基本电路 由前面的分析已知 带电阻负载的 BJT 反相器 其动态性能不理想 在保持逻辑功能 不变的前提下 可以另外增加若干元器以改善其动态性能 如减少由于 BJT 基区电荷存储 效应和负载电容所引起的时延 这需改变反相器输入电路和输出电路的结构 以形成 TTL 反相器的基本电路 下图就是一个 TTL 反相器的基本电路 该电路由三部分组成 由三极管 T1组成电路的输入级 由 T3 T4和二极管 D 组成输出级 由 T2 组成的中间级作为输出级的驱动电路 将 T2的单端输入信号 vI2转换为互补的双 端输出信号 vI3和 vI4 以驱动 T3 和 T4 1 TTL1 TTL 反相器的工作原理反相器的工作原理 这里主要分析 TTL 反相器的逻辑关系 并估算电路中有关各点的电压 以得到简单的定 量概念 1 当输入为高电平 如 vI 3 6V 时 电源 VCC通过 Rbl和 T1的集电结向 T2 T3提供 基极电流 使 T2 T3饱和 输出为低电平 如 vO 0 2V 此时 VB1 VBC1 VBE2 VBE3 0 7 0 7 0 7 V 2 1V T1的发射结处于反向偏置 而集电结处于正向偏置 所以 T1处于发射结和集电结倒 置使用的放大状态 由于 T2和 T3饱和 输出 VC3 0 2V 同时可估算出 VC2的值 VC2 VCE2 VB3 0 2 0 7 V 0 9V 此时 VB4 VC2 0 9V 作用于 T4的发射结和二极管 D 的串联支路的电压为 VC2 Vo 0 9 0 2 V 0 7V 显然 T4和 D 均截止 实现了反相器的逻辑关系 输入为 高电平时 输出为低电平 2 当输入为低电平且电压为 0 2V 时 T1的发射结导通 其基极电压等于输入低电 压加上发射结正向压降 即 VB1 0 2 0 7 V 0 9V 此时 VB1作用于 T1的集电结和 T2 T3的发射结上 所以 T2 T3都截止 输出为高电平 由于 T2截止 VCC通过 RC2向 T4提供基极电流 致使 T4和 D 导通 其电流流入负载 输出电压为 vO Vcc VBE4 VD 5 0 7 0 7 V 3 6V 同样也实现了反相器的逻辑关系 输入为低电平时 输出为高电平 2 2 采用输入级以提高工作速度采用输入级以提高工作速度 当 TTL 反相器输入电压由高 3 6V 变低 0 2V 的瞬间 VB1 0 2 0 7 V 0 9V 但由于 T2 T3原来是饱和的 它们的基区存储电荷还来不及消散 在此瞬间 T2 T3 的发射结仍处于正向偏置 T1的集电极电压为 Vc1 VBE2 VBE3 0 7 0 7 V 1 4V 此时 T1的集电结为反向偏置 集电结电压 VB1 VC1 1 1 4 V 0 4V 因输入 为低电平 0 2V 时 T1的发射结为正向偏置 于是 T1工作在放大区 这时产生基极电流 iB1 其射极电流流入低电平的输入端 集电极电流的方向是从 T2的基极 流向 T1的 集电极 它很快地从 T2的基区抽走多余的存储电荷 使 T2迅速地脱离饱和而进人截止状态 T2的迅速截止导致 T4立刻导通 相当于 T3的负载是个很小的电阻 使 T3的集电极电流加 大 多余的存储电荷迅速从集电极消散而达到截止 从而加速了状态转换 3 3 采用推拉式输出级以提高开关速度和带负载能力采用推拉式输出级以提高开关速度和带负载能力 由 T3 T4和二极管 D 组成推拉式输出级 其中 T4组成电压跟随器 而 T3为共射极电 路 作为 T4的射极负载 这种输出级的优点是 既能提高开关速度 又能提高带负载能力 根据所接负载的不同 输出级的工作情况可归纳如下 1 输出为低电平时 T3处于深度饱和状态 反相器的输出电阻就是 T3的饱和电阻 这时可驱动较大的电流负载 而且由于 T4截止 所以负载电流就是 T3的集电极电流 也就是说 T3的集电极电流可以全部用来驱动负载 2 输出为高电平时 T3截止 T4组成的电压跟随器的输出电阻很小 所以输出高 电平稳定 带负载能力也较强 3 输出端接有负载电容 CL时 当输出由低电平跳变到高电平的瞬间 T2和 T3由饱 和转为截止 由于 T3的基极电流是经 T2放大的电流 所以 T2比 T3更早脱离饱和 于是 T2 的集电极电压 vC2比 T3的集电极电压 vC3上升更快 同时由于电容 CL两端的电压不能突变 使 c2和 c3之间的电位差增加 因而使 T4在此瞬间基极电流很大 T4集电极与发射极之间 呈现低电阻 故电源 VCC经 RC4和 T4的饱和电阻对电容 CL迅速充电 其时间常数很小 使 输出波形上升沿陡直 而当输出电压由高变低后 输出管 T3深度饱和 也呈现很低的电阻 已充电的 CL通过它很快放电 迅速达到低电平 因而使输出电压波形的上升沿和下降沿都 很好 三 三 TTL 反相器的传输特性反相器的传输特性 现在来分析 TTL 反相器的传输特性 下图为用折线近似的 TTL 反相器的传输特性曲线 由图可见 传输特性由 4 条线段 AB BC CD 和 DE 所组成 AB 段 此时输入电压 vI很低 T1的发射结为正向偏置 在稳态情况下 T1饱和致使 T2和 T3截止 同时 T4导通 输出 vo 3 6V 为高电平 当 vI增加直至 B 点 T1的发射结仍维持正向偏置并处于饱和状态 但 vB2 vc1增大导致 T2的发射结正向偏置 当 T1仍维持在饱和状态时 vB2的值可表示 为 vB2 vI VCES 为求得 B 点所对应的 vI 可以考虑 vB2刚好使 T2的发射结正向偏置并开始导电 此时 vB2应等于 T2 发射结的正向电压 VF 0 6V 但 iE2 0 在忽略 vRe2 的情况下 于是由上式 得 BC 段 当 vI的值大于 B 点的值时 由 T1的集电极供给 T2的基极电流 但 T1仍保持为饱和状态 这就需要使 T1的发射结和集电结均为正向偏置 在 BC 段内 T2对 vI的增量作线性放大 其电压增益可表示为 电压增量上通过 T4的电压跟随作用而引至输出端形成输出电压的增量 且在一定范围内 有 所以传输特性 BC 段的斜率为 必须注意到在 BC 段内 Re2上所产生的电压降还不足以使 T3的发射结正向偏置 T3仍维持截止状态 当 Re2上的电压 vRe2达到一定的值 能使 T3的发射结正偏 并有 vBE3 VF 0 7V 时 则 有 或 式中 VF 0 7V 表示 T3已导通 由于 C 点处的输出电压变为 根据线段 BC 的斜率为 1 6 对应于 C 点的 vI值可由下述关系求得 由此得 CD 段 当 vI的值继续增加并超越 C 点 使 T3饱和导通 输出电压迅速下降至 v0 0 2V D 点处的 vI D 值 可以根据 T2 T3两发射结电压 VF 0 7V 来估算 因此有 DE 段 当 vI的值从 D 点再继续增加时 T1将进人倒置放大状态 保持 vO 0 2V 至此 得到了 TTL 反相器的 ABCDE 折线型传输特性 四 四 TTL 与非门电路与非门电路 基本 TTL 反相器不难改变成为多输入端的与非门 它的主要特点是在电路的输入端采 用了多发射极的 BJT 如下图所示 器件中的每一个发射极能各自独立地形成正向偏置的 发射结 并可促使 BJT 进人放大或饱和区 两个或多个发射极可以并联地构成一大面积的 组合发射极 下图是采用多发射极 BJT 用作 输入端 TTL 与非门的输入器件的一个实例 当任一输 入端为低电平时 T1的发射结将正向偏置而导通 T2将截止 结果将导致输出为高电平 只有当全部输入端为高电平时 T1将转入倒置放大状态 T2和 T3均饱和 输出为低电平 五 五 TTL 与非门的技术参数与非门的技术参数 1 1 传输特性传输特性 各种类型的 TTL 门电路 其传输特性大同小异 正如前面已经讨论过的 这里不再讨 论 2 2 输入和输出的高 低电压输入和输出的高 低电压 3 3 噪声容限噪声容限 噪声容限表示门电路的抗干扰能力 二值数字逻辑电路的优点在于它的输入信号允许一定的容差 高电平噪声容限 VNH VOH VIH 2 4V 2V 0 4V 低电平噪声容限 VNL VIL VOL 0 8V 0 4V 0 4V 4 4 扇入与扇出数扇入与扇出数 扇出数 门电路所能带负载个数 与非门输出端最多能接几个同类的与非门 扇出数 No 取决于负载类型 灌电流负载 负载电流从外电路流入与非门 拉电流负载 负载电流从与非门流向外电路 灌电流工作情况 下图表示 TTL 与非门的灌电流负载的情况 图中左边为驱动门 右边为负载门 当驱动 门的输出端为逻辑 0 低电压 VOL 时 负载门由电源 VCC通过 Rb1 T1的发射结和输入端有 电流 IIL灌人驱动门 T3的集电极 这就是灌电流负载的由来 不难理解 当负载门的个数 增加时 总的灌电流 IIL将增加 同时也将引起输出低电压 VOL的升高 前已述 及 TTL 门电路的标准输出低电压 VOL 0 4V 这就限制了负载门的个数 在输出为低电平的情况下 所能驱动的同类门的个数由下式决定 拉电流工作情况 当驱动门的输出为高电平时 将有电流 IIH 从驱动门拉出而流至负载门 当负载门 的个数增多时 必将引起输出高电压的降低 但不得低于标准高电压的低限值 VIH 2V 这 样 输出为高电平时的扇出数可表示如下 通常基本的 TTL 门电路 其扇出数约为 10 而性能更好的门电路的扇出数最高可达 30 50 一般 TTL 器件的数据手册中 并不给出出数 而须用计算或用实验的方法求得 并注 意在设计时留有余地 以保证数字电路或系统能正常地运行 通常 输出低电平电流 IOL大于输出高电平电流 IOH NOL不等于 NOH 因而在实际工程设计中 常取二者中的最小值 例 试计算基本的例 试计算基本的 TTLTTL 与非门与非门 74107410 带同类门时的扇出数 带同类门时的扇出数 解 解 1 从 TTL 数据手册可查到 7410 的参数如下 IOL 16mA IIL 1 6mA IOH 16mA IIH 1 6mA 数据前的负号表示电流的流向 对于灌电流取负号 计算时只取绝对值 2 根据式 2 4 14 可计算低电平输出时的扇出数 3 根据式 2 4 I5 可计算高电平输出时的扇出数 可见这时 NOL NOH 如前所述 若 NOL NOH 则取较小的作为电路的扇出数 扇入数 NI取决于 TTL 门电路的输入端个数 5 5 传输延迟时间传输延迟时间 这是一个表征门电路开关速度的参数 意味着门电路在输入脉冲波形的作用下 其输 出波形相对于输入波形延迟了多长时间 假设在门电路的输入端加入一脉冲波形 其幅度为 0 VCC 单位为 V 相应的的输出 波形如下图所示 通常门电路输出由低电平转换高电平或者由高电平转换到低电平所经历 的时间分别用 tPLH和 tPHL表示 有时也采用平均传输延迟时间这一参数 即 tPd tPLH tPHL 2 6 6 功耗功耗 功耗是门电路重要参数之一 功耗有静态和动态之分 所谓静态功耗指的是当电路没有状态转换时的功耗 即与非门空载时电源总电流 ICC 与电源电压 VCC的乘积 当输出为低电平时的功耗称为空载导通功耗空载导通功耗 PON 当输出为高电平时的功耗称为截止功耗截止功耗 POFF PON总比 POFF大 至于动态功耗 只发生在状态转换的瞬间 或者电路中有电容性负载时 例如 TTL 门 电路约有 5PF 的输入电容 由于电容的充 放电过程 将增加电路的损耗 对于 TTL 门电路来说 静态功耗是主要的 7 7 延时一功耗积延时一功耗积 理想的数字电路或系统 要求它既具有高速度 同时功耗又低 在工程实践中 要实 现这种理想情况是较难的 高速数字电路往往需要付出较大的功耗为代价 一种综合性的 指标叫做延时一功耗积 用符号 DP 表示 单位为焦耳 即 DP tPdPD 式中 tpd tPLH tHL 2 PD为门电路的功耗 一个逻辑门器件的 DP 的值愈小 表明 它的特性愈接于理想情况 8 8 TTLTTL 集成门电路的封装集成门电路的封装 a a b b 图 a 为 14 脚 TTL 集成门电路的封装图 图 b 为其内部结构图 六 六 TTL 或非门 集电极开路门和三态门电路或非门 集电极开路门和三态门电路 1 TTL1 TTL 或非门或非门 下图为 TTL 或非门的逻辑电路及其代表符号 由图可见 或非逻辑功能是对 TTL 与非门的结构改进而来 即用两个 三极管 T2A和 T2B代替 T2 若两输入端为低电平 则 T2A和 T2B均将截止 iB3 0 输出为高电平 若 A B 两输入端中有一个为高电平 则 T2A或 T2B将饱和 导致 iB3 0 iB3便使 T3 饱和 输出为低电平 这就实现了或非功能 即 2 2 集电极开路门集电极开路门 在工程实践中将两个门的输出端并联以实现与逻辑的功能称为线与 考察下图所示的情况 当将图中所示的两个逻辑门的输出连接在一起 并且当第一个 门的输出为高电平 第一个门的 T4导通 第二个门的输出为低电平 第二个门的 T3导通 时 正如图中红线所示将出现一个大电流通道 很可能导致晶体管的损坏 为了避免线与时的产生大电流 可以采用集电极开路门 简称 OC 门 来解决 所谓 集电极开路是指从 TTL 与非门电路的推挽式输出级中删去电压跟随器 如下图所示 对于一个两输入端的 OC 门 其在电路中的符号可用下图来表示 为了实现线与的逻辑功能 可将多个门电路输出管 T3的集电极至电源 VCC之间 加一 公共的上拉电阻 RP 如下图所示 为了简明起见 图中以两个 OC 门并联为例 其中图标 表示集电极开路之意 上拉电阻 Rp的值可以这样来计算 主要考虑 OC 门必须驱动一定的拉电流或灌电流负 载 有关这两类负载的概念前已讨论 这里仍然适用 所不同的是驱动门是由多个 TTL 门 的输出端直接并联而成 当 OC 门中的一个 TTL 门的输出为低电平 其他为高电平时 灌 电流将由一个输出 BJT 如 T1或 T2 承担 这是一种极限情况 此时上拉电阻 RP具有限 制电流的作用 为保证 IOL不超过额定值 IOL max 必须合理选用 RP的值 例如 VCC 5V RP 1k 则 IOL 5mA 另一方面 由于门电路的输出 输入电容和接线电容的存在 RP的大小必将影响 OC 门 的开关速度 RP的值愈大 负载电容的充电时间常数亦愈大 因而开关速度愈慢 RP的最 小值 RP min 可按下式来确定 RP的最大值 RP max 可按下式来确定 实际上 RP的值选在 RP min 和 RP max 之间 并且选用靠近 RP min 的标准值 例 例 设 TTL 与非门 74LS01 OC 驱动 8 个 74LS04 反相器 试确定一合适大小的上拉 电阻 RP 设 VCC 5V 由以上计算可知 Rp的值可在 985 至 18 75k 之间选择 为使电路有较快的开关速 度 可选用一标准值为 k 的电阻器为宜 集电极开路门除了可以实现多门的线与逻辑关系外 还可用于直接驱动较大电流的负 载 3 3 三态与非门 三态与非门 TSLTSL 利用 OC 门虽然可以实现线与的功能 但外接电阻 Rp的选择要受到一定的限制而不能 取得太小 因此影响了工作速度 同时它省去了有源负载 使得带负载能力下降 为保持 推拉式输出级的优点 还能作线与联接 人们又开发了一种三态与非门 它的输出除了具 有一般与非门的两种状态 即输出电阻较小的高 低电平状态外 还具有高输出电阻的第 三状态 称为高阻态 又称为禁止态 一个简单的 TSL 门的电路如上图所示 其中 CS 为片选信号输入端 A B 为数据输入 端 当 CS 1 时 TSL 门电路中的 T5处于倒置放大状态 T6饱和 T7截止 即其集电极相 当于开路 此时输出状态将完全取决于数据输入端 A B 的状态 电路输出与输入的逻辑关 系与一般与非门相同 这种状态称为 TSL 的工作状态 当 CS 0 时 T7导通 使 T4的基极钳制于低电平 同时由于低电平的信号送到 T1的输入 端 迫使 T2和 T3截止 这样 T3和 T4均截止 门的输出端 L 出现开路 既不是低电平 又 不是高电平 这就是第三工作状态 这样 当 CS 为高电平时 TSL 门的输出信号送到总 线 而当 CS 为低电平时 门的输出与数据总线断开 此时数据总线的状态由其他门电路 的输出所决定 七 改进型七 改进型 TTL 门电路门电路 抗饱和抗饱和 TTL 电路电路 抗饱和 TTL 电路是目前传输速度较高的一类 TTL 电路 这种电路由于采用肖特基势垒 二极管 SBD 钳位方法来达到抗饱和的效果 一般称为 SBDTTL 电路 简称 STTL 电路 其 传输速度远比基本 TTL 电路为高 肖特基势垒二极管的工作特点如下 肖特基势垒二极管的工作特点如下 1 它和 PN 结一样 同样具有单向导电性 这种铝 硅势垒二极管导通电流的方向是 从铝到硅 2 AL SiSBD 的导通阈值电压较低 约为 0 4 0 5V 比普通硅 PN 结约低 0 2V 3 势垒二极管的导电机构是多数载流子 因而电荷存储效应很小 根据前面的学习 我们已经知道 BJT 工作在饱和时 发射结和集电结都处在正向偏 置 集电结正向偏置电压越大 则表明饱和程度越深 为了限制 BJT 的饱和深度 在 BJT 的基极和集电极并联上一个导通阈值电压较低的肖 特基二极管 如下图所示 当没有 SBD 时 随着基级电压的升高 电流沿着蓝线方向流动 由于 SBD 的作用 当 基级电压大于 0 4V 时 SBD 首先电导通 电流沿着红线方向流动 如下图所示 从而 使 T 的基极电流不会过大 而且使 T 的集电结正向偏压将被钳制在 0 4V 左右 因此 SBD 起到抵抗过饱和的作用 因而又将这种电路称为抗饱和电路抗饱和电路 使电路的开关时间大为缩短 下图为肖特基 TTL STTL 与非门的典型电路 与基本 TTL 与非门电路相比 作了若 干改进 在基本的 TTL 电路中 T1 T2和 T3工作在深度饱和区 管内电荷存储效应对电 路的开关速度影响很大 现在除 T4外 其余的 BJT 均采用 SBD 钳位 以达到明显的抗饱和 效果 其次 基本电路中的所有电阻值这里几乎都减半 这两项改进导致门电路的开关时 间大为缩短 由于电阻值的减小也必然会引起门电路功耗的增加 STTLSTTL 门电路还有以下三点对基本门电路还有以下三点对基本 TTLTTL 电路的性能作了改进 电路的性能作了改进 1 二极管 D 被由 T4和 T5所组成的复合管所代替 当输出由低电平向高电平过渡时 由于复合管电路的电流增益很大 输出电阻很小 从而减小了电路对负载电容的充电时间 2 电路输入端所加的 SBD DA和 DB 用来减小由门电路之间的连线而引起的杂散信 号 3 基本电路中的 Re2 1k 改为由 T6与 Rc6 Rb6的组合电路所代替 这个组合电 路是有源非线性电阻 当其两端的电压 发射极 e2 对地 较低时 呈现很大的电阻 而当 其两端的电压达到 0 7V 左右时 则呈现很小的电阻 这样 当与非门的全部输入端由低电 平转向高电平时 有源电阻开始不导通使 T3很快达到饱和 反之 当电路的全部输入端 或其中之一 由高电平转向低电平时 T2和 T3将截止 由于 T3饱和时 VBE 0 7V 在转 换开始的瞬间 有源电阻的阻值很小 T3基区存储的电荷通过此低阻回路很快消散 由于这个缘故 有源非线性电路称为有源下 拉电路 它与有源上拉电路是对应的 意即将 VBE3从 0 7 V 很快拉到 V 从而使输出 电压很快升高 即提高了开关速度 基于上述特点 STTL 与非门具有较为理想的传输特性 与基本 TTL 反相器的传输特性 相比 点不再存在了 由 点直接下降到 点 即传输特性变化非常陡峭 见下图 除典型的肖特基型 STTL 外 尚有低功耗肖特基型 LSTTL 先进的肖特基型 ASTTL 先进的低功耗型 ALSTTL 等 它们的技术参数各有特点 是在 TTL 工艺的发 展过程中逐步形成的 TTL 门电路的各种系列的性能比较 类型 参数 基本的 TTL 74 系列 肖特基 TTL 74S 系 列 低功耗肖特 基 TTL 74S 系列 先进的肖特基 TTL 74AS 系列 先进的低功耗肖特 基 TTL 74ALS 系列 tpd ns10391 54 PD mW10202201 DP pJ1006018304 第五节第五节 CMOSCMOS 逻辑门电路逻辑门电路 CMOS 逻辑门电路是在 TTL 电路问世之后 所开发出的第二种广泛应用的数字集成器 件 从发展趋势来看 由于制造工艺的改进 CMOS 电路的性能有可能超越 TTL 而成为占主 导地位的逻辑器件 CMOS 电路的工作速度可与 TTL 相比较 而它的功耗和抗干扰能力则 远优于 TTL 此外 几乎所有的超大规模存储器件 以及 PLD 器件都采用 CMOS 艺制造 且费用较低 早期生产的 CMOS 门电路为 4000 系列 随后发展为 4000B 系列 当前与 TTL 兼容的 CMO 器件如 74HCT 系列等可与 TTL 器件交换使用 下面首先讨论 CMOS 反相器 然后介绍其 他 CMO 逻辑门电路 MOS 管结构图 MOSMOS 管主要参数 管主要参数 1 开启电压 VT 开启电压 又称阈值电压 使得源极 S 和漏极 D 之间开始形成导电沟道所需的栅 极电压 标准的 N 沟道 MOS 管 VT约为 3 6V 通过工艺上的改进 可以使 MOS 管的 VT值降到 2 3V 2 直流输入电阻 RGS 即在栅源极之间加的电压与栅极电流之比 这一特性有时以流过栅极的栅流表示 MOS 管的 RGS可以很容易地超过 1010 3 漏源击穿电压 BVDS 在 VGS 0 增强型 的条件下 在增加漏源电压过程中使 ID开始剧增时的 VDS称为 漏源击穿电压 BVDS ID剧增的原因有下列两个方面 1 漏极附近耗尽层的雪崩击穿 2 漏源极间的穿通击穿 有些 MOS 管中 其沟道长度较短 不断增加 VDS会使漏区的耗尽层一直扩展到源区 使沟道长度为零 即产生漏源间的穿通 穿通后 源区中的多数载流子 将直接受耗尽层电场的吸引 到达漏区 产生大的 ID 4 栅源击穿电压 BVGS 在增加栅源电压过程中 使栅极电流 IG由零开始剧增时的 VGS 称为栅源击穿电压 BVGS 5 低频跨导 gm 在 VDS为某一固定数值的条件下 漏极电流的微变量和引起这个变化的栅源电压微 变量之比称为跨导 gm反映了栅源电压对漏极电流的控制能力 是表征 MOS 管放大能力的一个重要参数 一般在十分之几至几 mA V 的范围内 6 导通电阻 RON 导通电阻 RON说明了 VDS对 ID的影响 是漏极特性某一点切线的斜率的倒数 在饱和区 ID几乎不随 VDS改变 RON的数值很大 一般在几十千欧到几百千欧之间 由于在数字电路中 MOS 管导通时经常工作在 VDS 0 的状态下 所以这时的导通电 阻 RON可用原点的 RON来近似 对一般的 MOS 管而言 RON的数值在几百欧以内 7 极间电容 三个电极之间都存在着极间电容 栅源电容 CGS 栅漏电容 CGD和漏源电容 CDS CGS和 CGD约为 1 3pF CDS约在 0 1 1pF 之间 8 低频噪声系数 NF 噪声是由管子内部载流子运动的不规则性所引起的 由于它的存在 就使一个放大器即便在没有信号输人时 在输 出端也出现不 规则的电压或电流变化 噪声性能的大小通常用噪声系数 NF 来表示 它的单位为分贝 dB 这个数值越小 代表管子所产生的噪声越小 低频噪声系数是在低频范围内测出的噪声系数 场效应管的噪声系数约为几个分贝 它比双极性三极管的要小 一 一 CMOS 反相器反相器 由本书模拟部分已知 MOSFET 有 P 沟道和 N 沟道两种 每种中又有耗尽型和增强型两 类 由 N 沟道和 P 沟道两种 MOSFET 组成的电路称为互补 MOS 或 CMOS 电路 下图表示 CMOS 反相器电路 由两只增强型 MOSFET 组成 其中一个为 N 沟道结构 另 一个为 P 沟道结构 为了电路能正常工作 要求电源电压 VDD大于两个管子的开启电压的 绝对值之和 即 VDD VTN VTP 1 1 工作原理工作原理 首先考虑两种极限情况 当 vI处于逻辑 0 时 相应的电压近似为 0V 而当 vI处于逻 辑 1 时 相应的电压近似为 VDD 假设在两种情况下 N 沟道管 TN为工作管 P 沟道管 TP为负 载管 但是 由于电路是互补对称的 这种假设可以是任意的 相反的情况亦将导致相同 的结果 下图分析了当 vI VDD时的工作情况 在 TN 的输出特性 iD vDS vGSN VDD 注意 vDSN vO 上 叠加一条负载线 它是负载管 TP在 vSGP 0V 时的输出特性 iD vSD 由于 vSGP VT VTN VTP VT 负载曲线几乎是一条与横轴重合的水平线 两条曲线的交点即工 作点 显然 这时的输出电压 vOL 0V 典型值 10mV 而通过两管的电流接近于零 这 就是说 电路的功耗很小 微瓦量级 下图分析了另一种极限情况 此时对应于 vI 0V 此时工作管 TN在 vGSN 0 的情况下 运用 其输出特性 iD vDS几乎与横轴重合 负载曲线是负载管 TP在 vsGP VDD时的输出特 性 iD vDS 由图可知 工作点决定了 VO VOH VDD 通过两器件的电流接近零值 可见上 述两种极限情况下的功耗都很低 由此可知 基本 CMOS 反相器近似于一理想的逻辑单元 其输出电压接近于零或 VDD 而功耗几乎为零 2 2 传输特性传输特性 下图为 CMOS 反相器的传输特性图 图中 VDD 10V VTN VTP VT 2V 由于 VDD VTN VTP 因此 当 VDD VTP vI VTN 时 TN和 TP两管同时导通 考虑 到电路是互补对称的 一器件可将另一器件视为它的漏极负载 还应注意到 器件在放大 区 饱和区 呈现恒流特性 两器件之一可当作高阻值的负载 因此 在过渡区域 传输 特性变化比较急剧 两管在 VI VDD 2 处转换状态 3 3 工作速度工作速度 CMOS 反相器在电容负载情况下 它的开通时间与关闭时间是相等的 这是因为电路具 有互补对称的性质 下图表示当 vI 0V 时 TN截止 TP导通 由 VDD通过 TP向负载电容 CL 充电的情况 由于 CMOS 反相器中 两管的 gm值均设计得较大 其导通电阻较小 充电回 路的时间常数较小 类似地 亦可分析电容 CL的放电过程 CMOS 反相器的平均传输延迟时 间约为 10ns 二 二 CMOS 门电路门电路 1 1 与非门电路与非门电路 下图是 2 输入端 CMOS 与非门电路 其中包括两个串联的 N 沟道增强型 MOS 管和两个并 联的 P 沟道增强型 MOS 管 每个输入端连到一个 N 沟道和一个 P 沟道 MOS 管的栅极 当输 入端 A B 中只要有一个为低电平时 就会使与它相连的 NMOS 管截止 与它相连的 PMOS 管 导通 输出为高电平 仅当 A B 全为高电平时 才会使两个串联的 NMOS 管都导通 使两 个并联的 PMOS 管都截止 输出为低电平 因此 这种电路具有与非的逻辑功能 即 n 个输入端的与非门必须有 n 个 NMOS 管串联和 n 个 PMOS 管并联 2 2 或非门电路或非门电路 下图是 2 输入端 CMOS 或非门电路 其中包括两个并联的 N 沟道增强型 MOS 管和两个串 联的 P 沟道增强型 MOS 管 当输入端 A B 中只要有一个为高电平时 就会使与它相连的 NMOS 管导通 与它相连 的 PMOS 管截止 输出为低电平 仅当 A B 全为低电平时 两个并联 NMOS 管都截止 两个 串联的 PMOS 管都导通 输出为高电平 因此 这种电路具有或非的逻辑功能 其逻辑表达式为 显然 n 个输入端的或非门必须有 n 个 NMOS 管并联和 n 个 PMOS 管并联 比较 CMOS 与非门和或非门可知 与非门的工作管是彼此串联的 其输出电压随管子个 数的增加而增加 或非门则相反 工作管彼此并联 对输出电压不致有明显的影响 因而 或非门用得较多 3 3 异或门电路异或门电路 上图为 CMOS 异或门电路 它由一级或非门和一级与或非门组成 或非门的输出 而与或非门的输出 L 即为输入 A B 的异或异或 如在异或门的后面增加一级反相器就构成异或非门 由于具有的功 能 因而称为同或门 异成门和同或门的逻辑符号如下图所示 三 三 BiCMOS 门电路门电路 双极型 CMOS 或 BiCMOS 的特点在于 利用了双极型器件的速度快和 MOSFET 的功耗低两 方面的优势 因而这种逻辑门电