大学毕业设计fpga论文题目.doc_第1页
大学毕业设计fpga论文题目.doc_第2页
大学毕业设计fpga论文题目.doc_第3页
大学毕业设计fpga论文题目.doc_第4页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

知识不仅是指课本的内容,还包括社会经验、文明文化、时代精神等整体要素,才有竞争力,知识是新时代的资本,五六十年代人靠勤劳可以成事；今天的香港要抢知识,要以知识取胜 共命中 18 篇 第一页 上一页 下一页 最末页 窗体顶端/1 窗体底端窗体顶端序号 论文名称 1基于VHDL语言的数字钟系统设计 2基于FPGA的交通灯控制 3采用可编程器件（FPGA/CPLD）设计数字钟 4数字锁相环法位同步信号 5基于FPGA的码速调整电路的建模与设计 6误码检测仪ASIC芯片的建模与设计 7基于VHDL或Verilog的USB接口模块的建模与设计 8基于Verilog的MCU嵌入式内核的建模与设计 9用VHDL实现抢答器设计 10基于PC机串口FPGA配置 11基于FPGA的DDS波形发生器 12基于FPGA的数字频率计 13FPGA实现的准同步复接器 14FFSK调制、解调器的VHDL建模与设计 15基于FPGA误码检测电路的设计 16基于FGPA的数字滤波器的实现 17基于FPGA的2DPSK调制与解调 18采用可编程逻辑器件（FPGA/CPLD）设计模拟信号检测电窗体底端FpgaCpld窗体顶端序号 论文名称 成绩 1基于VHDL语言的数字钟系统设计 良 2基于FPGA的交通灯控制 良 3采用可编程器件（FPGA/CPLD)设计交通灯控制电路 良 4基于VHDL建模实现FSK的调制与解调 中 5数字锁相环法位同步信号 良 6用VHDL实现抢答器设计 良 7基于单片机和CPLD接收GPS信号的显示系统 中 8基于单片机和CPLD实现的GPS信号显示器 优 9采用可编程逻辑器件（FPGA/CPLD）设计模拟信号检测电中 窗体底端vhdl窗体顶端基于VJDL语言在FIR滤波器设计中的应用 及格 2基于VHDL语言的数字钟系统设计 良 3采用可编程器件（FPGA/CPLD)设计交通灯控制电路 良 4采用可编程器件（FPGA/CPLD）设计数字钟 良 5基于VHDL建模实现FSK的调制与解调 中 6数字锁相环法位同步信号 良 7基于FPGA的码速调整电路的建模与设计 良 8基于VHDL或Verilog的USB接口模块的建模与设计 良 9用VHDL实现抢答器设计 良 10基于FPGA的数字频率计 中 11FPGA实现的准同步复接器 优 12FFSK调制、解调器的VHDL建模与设计 优 13基于FPGA误码检测电
人人文库> 全部分类> 教育资料 > 课设设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论