微型计算机原理与接口技术-第二章_微处理器与总线

第二章 8086/8088CPU系统结构,i80X86，80586CPU商标注册Pentium ，中文注册“奔腾” Pentium Pentium Pentium IV,CPU 是微型计算机的运算和控制中心,常见CPU型号：,型号 地址总线 数据总线 直接寻址空间8088 20位 8位 1MB 8086 20位 16位 1MB80486 32位 32位 4GBPentium II 64位 32位 4TB,第二章 8086/8088CPU系统结构,常见CPU性能：,地址总线条数决定内存单元数一个存储单元存放8位二进制数,第二章 8088/8086CPU系统结构,CPU,微机工作过程:,2-1 8086/8088CPU结构,标志寄存器FR,取指令,执行指令,取指令,执行指令,8位CPU：,8086CPU,2-1 8088/8086CPU结构,2-1 8088/8086CPU结构,EU中执行指令的同时，BIU可以取下一条指令，这种结构称为流水线结构,1、16位段地址寄存器 CS、DS、ES、SS；,2、16位指令寄存器IP,3、20位地址加法器 形成20位物理地址,4、6字节指令队列,2-1 8088/8086CPU结构,总线接口BIU：,? CPU内部寄存器均为16位，但输出地址为20位,物理地址： CPU输出的20位地址；逻辑地址： CPU内地址的表示，16位， 分为段地址和偏移地址,2-1 8088/8086CPU结构,物理地址=段地址16+偏移地址,例：已知逻辑地址为 2000H：1000H则对应的物理地址为：,2000H*16+1000H=20000H+1000H=21000H,物理地址=段基地址16+偏移地址,物理地址的形成,2-1 8088/8086CPU结构,2-1 8088/8086CPU结构,1000H：0000H 0001H FFFFH,F000H： 0000H 0001H FFFFH,0000H：0000H 0001H FFFFH,每个段的最大容量为64K,段地址：偏移地址,30H,31H,32H,内存,00000H00001H00002H00003H00004H00005HFFFFEHFFFFFH,物理地址,逻辑地址,三、寄存器结构,2-1 8088/8086CPU结构,标志寄存器FR,CSDSESSSIP,总线控制电路,指令队列,1、通用寄存器 存放操作数、操作数地址及结果。,2-1 8088/8086CPU结构,MOV AX，-1 ；AX0FFFFHMOV AL，-1； AL 0FFH,SP栈顶单元的偏移地址；BP栈任意单元的偏移地址；,2-1 8088/8086CPU结构,堆栈：,内存中暂时存放数据的特殊区域，按照先进后出的原则组织常用于响应中断或子程序调用,0FFCH0FFDH0FFEH0FFFH,SP 1000H,栈底,48H,60H,12H,87H,SP,栈顶,2-1 8088/8086CPU结构,BX与BP在应用上的区别,MOV AL , DS:BXMOV AL , SS:BP;,2、专用寄存器,CS,DS,ES,SS,指令指针IP：存放将要执行指令的偏移地址；IP IP+1,IP,2-1 8088/8086CPU结构,3）标志寄存器FR,DF-方向标志位，用于字符串传送 由指令 STD（减址）和CLD（增址）控制；IF-中断允许标志位 由指令STI（允许）和CLI（禁止）控制；TF-单步操作，TF置1，CPU单步执行指令；,控制标志(DF IF TF )： 由执令直接设置,2-1 8088/8086CPU结构,状态标志：根据结果自动设置,CF-进位标志,PF-奇偶标志,AF-半进位标志,ZF-零标志,SF-符号标志,OF-溢出标志,2-1 8088/8086CPU结构,例：MOV AX , 9AE0HADD AX , 7080H,1 0000 1011 0110 0000,CF=1；,PF=1；,AF=0；,ZF=0；,SF=0；,OF=0,结果：AX=0B60H；,2-1 8088/8086CPU结构,2-2 8088/8086存储器组织,一、8088/8086存储器,1 . 物理地址为20位2. 逻辑地址为16位物理地址=段地址*16+偏移地址MOV AL,2000H物理地址=DS*16+2000H内存划分为若干个段，每个段的最大容量为64K；段可以重叠,内存单元可属于不同的段，具有不同的段地址和偏移地址，但具有唯一的物理地址,二、段重叠,13100H,1300：,1000：,1300：0100,1000：3100,2-2 8088/8086存储器组织,三、逻辑地址的形成,EA指令中提供的偏移地址,取指令 CS 无 IP堆栈操作 SS 无 SPBP间址 SS CS、DS、ES 有效地址EA存取数据 DS CS、SS、ES 有效地址EA源字符串 DS CS、SS、ES SI目的字符串 ES 无 DI,例：MOV AL，BX+2 MOV AL，ES：BX+2,2-2 8088/8086存储器组织,例：,已知CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 偏移地址=0000H画出各段在内存中的分布， 标注出段首地址,2-2 8088/8086存储器组织,四、8088/8086存储器组织,内存相邻两个单元存1个字，低位占低地址；,3231H,4140H,为对准字,非对准字,2-2 8088/8086存储器组织,内存每个单元存放1个字节,CPU复位状态： CS=FFFFH，其它寄存器清0 CPU复位后的启动地址：FFFF0H 中断矢量地址： 00000H003FFH 共计1K字节单元。,五、8088/8086内存的专用区域：,2-2 8088/8086存储器组织,总线： 是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道,2-3 8086/8088CPU引脚及功能,地址总线（AB）数据总线（DB）控制总线（CB）,2、部分引脚分时复用,1、工作方式：,2-3 8086/8088CPU引脚及功能,一、 特点,3、CPU使用4个时钟周期读/写一次内存或I/O端口，T1状态传送地址，T2T4传送数据,二、 最小模式下引脚的功能,8086CPU,AD15 AD0（8088 AD7 AD0， A7 A0）,A19 /S6 A16 /S3,BHE/S7,ALE,+5V,GND,CLK,MN/MX,INTR,NMI,HOLD,HLDA,DT/R,RD,WR,READY,INTA,RESET,TEST,M/IO,2-3 8086/8088CPU引脚及功能,（8088 为SS0）,DEN,（8088 IO / M）,1、8088CPU地址/数据线:,2-3 8086/8088CPU引脚及功能,AD7AD0：地址/数据信号分时复用。传送地址信号时为输出，传送数据信号时为双向。A19 A8 ：输出高位地址信号,2、 ALE 地址锁存允许，三态输出，高电平有效 T1 状态有效，将地址信息锁存到地址锁存器,2-3 8086/8088CPU引脚及功能,8088CPU,2-3 8086/8088CPU引脚及功能,5、读选通信号,6、写选通信号,7、存储器/IO端口控制,RDWRCS,接口RDWRCS,内存,2-3 8086/8088CPU引脚及功能,8、 INTR 可屏蔽中断请求，输入,10、NMI 不可屏蔽中断请求，输入,中断信号,2-3 8086/8088CPU引脚及功能,INTR 可屏蔽中断NMI不可屏蔽中断,中断允许触发器 ：IFF=1，允许 INTR 中断 IFF=0 ，禁止 INTR 中断,2-3 8086/8088CPU引脚及功能,NMI不受IFF影响,11、HOLD 总线请求，高电平有效，输入,12、HLDA 总线响应，高电平有效，输出,内存,I/O,CPU,ABDBCB,DMA,2-3 8086/8088CPU引脚及功能,一、最小模式和最大模式的区别,MN/MX接+5V MN/MX接地构成单处理机系统 构成多处理机系统系统控制信号由CPU产生 系统控制信号由总线 控制器产生,2-4 系统配置,二、最小模式下的系统配置,2-4 系统配置,三、最大模式下的系统配置,在最小模式下增加8288总线控制器和8289总线裁决器，,8288,8289,多主控者系统总线,2-4 系统配置,四、常见总线接口芯片 1、锁存器,锁存器由多个D触发器构成的暂存器，在控制信号的作用下将数据传送出去,2-4 系统配置,2-4 系统配置,T VCCA1 B1A2 B2A3 B3A4 B4A5 B5A6 B6A7 B7A8 B8OE,8286,2、缓冲器,时序的概念：CPU各引脚信号在时间上的关系总线周期：CPU完成一次访问内存（或接口）操作所需要的时间。8088一个总线周期至少包括4个时钟周期T,2-5 8088/8086CPU的基本时序,8086总线周期为4T80386总线周期为2T,80486总线周期为1TPentium 总线周期为1/2T,1、指令周期：执行一条指令所需的 时间，分为若干总线周期；2、总线周期：对存储器或I/O端口进行一次读/写所需的 时间；3、时钟周期T：系统的 基本时间单位。,2-5 8088/8086CPU的基本时序,CLK,T,一、 指令周期、总线周期、时钟周期,8086CPU时钟频率为5MHZ，一个T状态为200nS,CPU,CLK,系统的复位和启动；读操作（最小模式和最大模式）写操作（最小模式和最大模式）总线保持（最小模式）总线请求允许（最大模式）总线空操作。,二、 基本时序,在总线周期内不能完成读写则插入等待周期TW。,2-5 8088/8086CPU的基本时序,1、首先了解时序图中出现的信号的意义2、；2、按照时钟周期的 先后顺序，抓住信号的变化过程，依次分析确定各微操作的时序关系,三、 基本时序分析,方法：,2-5 8088/8086CPU的基本时序,例：最小方式下存储器读总线周期,A19 /S6 A8 /S3,T1 T2 T3 T4,CLK,ALE,地址,状态,地址,数据,2-5 8088/8086CPU的基本时序,2-6 系统总线,一、总线的分类,1、按相对于CPU的位置划分：分为片内总线和片外总线；2、从微机系统结构划分：分为单总线结构和多总线结构3、按总线的层次划分：分为CPU总线、系统总线和外设总线；,CPU总线：从CPU 引出，包括地址、数据和控制总线；系统总线：又称为I/O通道总线，用于扩充板卡之间的连接 也包括地址（AB）、数据（DB）和控制总线（CB） 目前，微机系统总线采用PCI 总线标准外设总线；指计算机主机与与外设接口的总线（外设接口标准）,2-6 系统总线,二、 总线技术,1、总线的基本功能： 总线为多个部件共享，但某一时刻只能由一个主控设备控制以及启动信息的传输,总线传输同步：总线定时通信，分为同步和异步数据传送；总线仲裁控制：避免多个总线控制设备发送数据到总线；出错处理：数据传输过程中产生的错误，接收部件无自动 纠错能力时，则向CPU发出“数据错误”信号；总线驱动：通常采用三态输出电路来驱动总线,2-6 系统总线,2、总线数据传送的同步方式保证部件间正确送出数据和接收数据，总线上的数据必须由定时信号控制,同步定时方式：总线上的数据传送用一个公共的时钟来同步双方的操作，发送和接收信号都在固定时刻发出。,数据准备好READY，控制数据的发出 ；数据接收信号ACK，控制数据的接收,2-6 系统总线,异步传输方式：无固定时钟，定时序列信号在发送端和接收端之间传送。例如，数据送总线后，发送端发出READY，经一定时间，接收端收到READY后接收数据，再迟延一定时间接收端发出ACK信号通知发送端，发送端再经一定时间从总线撤消数据。,2-6 系统总线,半同步方式： 利用时钟周期的边沿判断某一信号的状态，或控制某一信号的产生和消失，使传输操作与时钟同步。例，在8088/8086总线周期中插入等待周期为半同步方式：在T3的上升沿检测READY状态，若从设备未准备好，则在T4之前插入一个或多个等待周期TW，直至从设备准备好。,T1 T2 T3 TW T4,CLK,READY,2-6 系统总线,3、总线仲裁控制（总线判优）用于多个部件同时要求使用总线时，总线仲裁控制机构根据一定的判决原则，决定使用总线的控制部件,集中式总线控制：总线控制逻辑集中在一处，分为： 链式查询方式 计数器查询方式 独立请求方式分散式总线控制： 总线控制逻辑分散在总线各部件中,2-6 系统总线,链式查询方式,各设备接口均可发出总线请求；总线回答信号串行从一个接口到下一个接口；离总线控制部件最近的接口具有最高的优先权；缺点：优先级高的设备链电路故障或频繁请求，较低优先级设备则难以得到总线响应。,2-6 系统总线,总线控制部件计数器,设备接口0,DB,AB,总线请求BR,总线忙 BS,设备地址,设备接口1,设备接口0,计数器查询方式,BS为0时启动计数器，计数值通过设备地址线发到设备接口，当与设备接口的计数值一致时，停止计数，该设备获得总线控制权，并使BS置1。,2-6 系统总线,总线控制部件,设备接口0,DB,AB,总线请求BR0