数字逻辑设计第八章(1) 教学课件

1 第8章时序逻辑设计实践 SSI型锁存器和触发器MSI器件 计数器 移位寄存器其它 文档 迭代 故障和亚稳定性 数字逻辑设计及应用 2 内容回顾 时序电路文档标准定时图及其规范锁存器和触发器SSI型锁存器和触发器应用 开关消抖 总线保持多位寄存器和锁存器 3 8 4计数器 模 modulus 循环中的状态个数模m计数器 又称m分频计数器 n位二进制计数器 状态图中包含有一个循环的任何时钟时序电路 4 计数器的分类按时钟 同步 异步按计数方式 加法 减法 可逆按编码方式 二进制 十进制BCD码 循环码计数器的功能计数 分频 定时 产生脉冲序列 数字运算本节内容行波计数器 同步计数器MSI型计数器及其应用二进制计数器状态的译码 5 行波计数器 ripplecounter 利用T触发器实现 考虑二进制计数顺序 只有当第i 1位由1 0时 第i位才翻转 6 速度慢 最坏情况 第n位要经过n tTQ的延迟时间 异步时序 7 同步二进制加法计数器 在多位二进制数的末位加1 仅当第i位以下的各位都为1时 第i位的状态才会改变 最低位的状态每次加1都要改变 利用有使能端的T触发器实现 Q EN Q EN Q EN Q 通过EN端进行控制 需要翻转时 使EN 1ENi Qi 1 Qi 2 Q1 Q0 EN0 1 8 同步计数器 如何加入使能端 9 有使能端的同步计数器 10 有使能端的同步计数器 11 同步二进制加法计数器 对于D触发器 Q D Di Qi 1 Q1 Q0 Q EN Q 考虑T触发器 Q EN Q 利用D触发器实现 D0 1 Q Q 12 Q0 Q1 Q2 Q3 D0 D1 D2 D3 13 LD L CLR L QA 同步清零和预置数功能 P508图8 31 14 4位二进制计数器74x163 进位输出清零 15 4位二进制计数器74x163 74x161异步清零 16 74x163工作于自由运行模式时的接线方法 17 自由运行的 163可以用作2 4 8和16分频计数器 18 其它MSI计数器 74x160 74x1621位十进制 BCD 加法计数器 异 同步清零 QC QD都是十分频 但占空比不是50 19 其它MSI计数器 74x169可逆计数器 74x160 74x1621位十进制 BCD 加法计数器 异 同步清零 UP DN UP DN 1加法计数 升序 UP DN 0减法计数 降序 20 计数器的应用 21 二进制计数器状态的译码 若在一次状态转移中有2位或多位计数位同时变化 译码器输出端可能会产生 尖峰脉冲 功能性冒险 22 还有更好的办法 改进 消除 毛刺 23 任意模值计数器 利用SSI器件构成 时钟同步状态机设计利用MSI计数芯片构成 利用n位二进制计数器实现模m计数器分两种情况考虑 m2n 清零法 置数法 24 用4位二进制计数器74x163实现模11计数器 清零法 计数到1010时 利用同步清零端强制为0000 m 2n情况 25 思考 如果是74x161 异步清零 可以这样连接吗 利用1011状态异步清零 会出现 毛刺 26 用4位二进制计数器74x163实现模11计数器 置数法 m 2n情况 计数到1111时 利用同步预置数端强制输出为0101 27 用4位二进制计数器74x163实现模11计数器 置数法 m 2n情况 计数到1111时 利用同步预置数端强制输出为0101 28 74x163用作余3码计数器 29 74x163用作余3码计数器 1100 30 Q3 十分频 占空比50 31 计数器的级联 计数范围 0 99 32 模m计数器 m 2n 先进行级联 再整体置零或预置数例 用74x163构造模193计数器两片163级联得8位二进制计数器 0 255 采用整体