KT2维修参考ppt课件.ppt

KT2维修流程上电时序 1 1維修一般流程一般来说 维修工程师拿到一块功能不良板时 不要急于动用维修设备 首先全面目测M B看是否有严重的外观问题 如连锡 在RMA中很少 虚焊或明显的断线等 如果有相应现象 则可以减少大量的维修时间 指维修该板的时间 及不必要的物料损耗 如果目测无发现问题 则看明维修流程卡的所写的故障现象 接着根据故障插上相应的维修设备 针对无显示的M B 最好先不插CPU 谨防由于CPU的工作电源过高而烧毁CPU 先用示波器或万用表测量CPU的工作电压是否正常 等正常后再插CPU验证故障现象 然后根据现象查相关电路图 测量相关信号 直至查出故障的原因 维修中不涉及BGA的元器件一自己更换 凡是涉及到要更换BGA的功能不良板则由专门的操作员更换 在更换芯片时应注意芯片的方向 在测试之前 应检查焊过的芯片是否有虚焊 短路之现象 在送测试之前应仔细检查是否有损件 残留物 锡渣 锡尖等外观问题 提高维修效率1 2上电自检一般时序上电后电脑会自动检测主要硬件POST是如何进行自检测的 主板在接通电源后 系统首先由 PowerOnSelfTest 上电自检 程序来对内部各个设备进行检查 在我们按下起动键 电源开关 时 系统的控制权就交由BIOS来完成 由于此时电压还不稳定 主板控制芯片组会向CPU发出并保持一个RESET 重置 信号 让CPU初始化 同时等待电源发出的POWERGOOD信号 电源准备好信号 当电源开始稳定供电后 当然从不稳定到稳定的过程也只是短暂的瞬间 芯片组便撤去RESET信号 如果是手动按下计算机面板上的Reset按钮来重启机器 那么松开该按钮时芯片组就会撤去RESET信号 CPU马上就从地址FFFF0H处开始执行指令 这个地址在系统BIOS的地址范围内 无论是AwardBIOS还是AMIBIOS 放在这里的只是一条跳转指令 跳到系统BIOS中真正的启动代码处 系统BIOS的启动代码首先要做的事情就是进行POST PowerOnSelfTest 加电自检 由于电脑的硬件设备很多 包括存储器 中断 扩展卡 因此要检测这些设备的工作状态是否正常 这一过程是逐一进行的 BIOS厂商对每一个设备都给出了一个检测代码 称为POSTCODE即开机自我检测代码 在对某个设置进行检测时 首先将对应的POSTCODE写入80H 地址 诊断端口 当该设备检测通过 则接着送另一个设置的POSTCODE 对此设置进行测试 如果某个设备测试没有通过 则此POSTCODE会在80H处保留下来 检测程序也会中止 并根据已定的报警声进行报警 BIOS厂商对报警声也分别作了定义 不同的设置出现故障 其报警声也是不同的 我们可以根据报警声的不同 分辨出故障所在 PCIDEBUGCARD介紹利用DEBUGCARDOR80PORT可以用来DEBUG上电但无显的MOTHERBOARD整个微机的开机过程分为硬件启动和软件启动 硬启动是指POWER的动作过程 而软启动部分是指BIOS的POST过程 先是硬件启动而后是软件启动了解微机的开机过程 对主板功能维修是很重要的 因为很多功能不良板 特别是当机板 可以根据开机的顺序从而判断系统检测哪部分有问题 如果是无显示的板 可以从DEBUGECARD上诊断系统运行的地址 可以使分析问题做到有的放失 不至于瞎子摸象 1 2 下表是PhonixBIOS4 0Release6DEBUGECARD检测Code 3 PCIDEBUGCARD 4 80PORT及连线图利用打印机并口 Parallelport DEBUG 5 PCIBUSPCI PeripheralComponentInterconnection 总线 外设部件互连总线 该标准是由Intel IBM DEC公司所制的 PCIBus与CUP中间经过一个桥接器电路 不直接与CPU相连的总线 故其稳定性与匹配性较差 提升了CPU的工作效率 其扩展槽可达到三个以上 为32Bit 64Bit的总线数据地址共用 是目前主板及外围设备使用的的标准接口 部分信号的名词解释CLK 时钟INPUTCPU 初始化RESET 复位ADS 地址状态BEO 7 字节使能AP 地址偶校验AP 地址偶校验DP0 7 数据偶校验INIR 可屏蔽中断请求DBSY 数据忙SCYC 裂开周期输出HIT 命中指示NMI 非屏蔽中断请求INV 无效输入IERR 内部检验错BREQ 内部总线占用请求BUSCHK 总线检查输入A20M 地址位20屏蔽PWT 页面高速缓存内存通写PCD 页面高速缓存禁止EWBE 外部写缓冲器输入APCHK 地址校验检测状态FLUSH 高速缓存清洗AHOLD 地址占用请求M IO 内存 IO指示LOCK 总线封锁SMIACT 系统管理中断请求SMT 系统管理中断FERR 浮点数值出错BOFF 总线屏蔽IGNNE 忽略数值出错HLDA 总线占用响应HOLD 总线占用请求BREQ 内部总线占用请求NMI 非屏蔽中断请求DBSY 数据忙EADS 有效外部地址INIR 可屏蔽中断请求KEN 高速缓存使能PCHK 奇偶校验错使能SDONE 监听完成信号SERR 系统错误报告PAK64 奇偶双字节校验DEVSEL 设备选择STOP 停止数据传送W R 写读指示REQ 总线占用请求LOCK 锁定信号CBE 总线命令和字节使能多路复合线REFRESH 内存刷新BALE 系统地址锁存允许FRAME 帧周期信号PERR 数据奇偶校验错误报告ACK64 64位传输认可IRDY 主设备准备好REQ64 64位传输请求SBO 试探返回信号TRDY 从设备准备好GNT 总线占用允许IDSEL 6 7 PCIBUSMaster所谓BusMaster是具有存取内存或外围装置能力之装置 也就是BusMaster的装置须有能力控制地址及控制讯号 PCIbusMaster如果要以MasterMode存取数据 首先要经由REQ 控制讯号 向总线仲裁器发出要求 总线仲裁器会以GNT 控制讯号响应PCIbusMaster要求 PCIbusMaster收到GNT 后 才取得Bus的使用权 REQ 及GNT 控制讯号为一点对点讯号 主机板所能支持的PCIBusMaster扩充槽大都由chipset所提供之数量决定 BusMaster可减少CPU的负荷 并增加系统的效能 因为当一装置在执行BusMaster的动作时 CPU仍可执行其它的指令动作 1 PCI数据交换控制信号FRAME 周期框架 它是由目前的INITIATOR驱动 它有效时表示数据交换开始 为了确定是否已经取得总线拥有权 MASTER必须在同一个PCICLK信号的上升缘取样到FRAME 与IRDY 都被反驱动到高态 且GNT 被驱动到低态 数据交换可以是由在目前的INITIATOR与目前所寻址的TARGET间一到多次质料传输组成 当INITIATOR准备完成最后一次数据阶段时 FRAME 就会被反驱动到高态 TRDY TARGETREADY被目前所寻址的TARGET驱动 当TARGET准备完成目前的资料阶段 数据传输 时 它就会被驱动到低电平 如果在同一个PCI周期信号的上升缘 TARGET驱动TRDY 到低电平且INITIATOR驱动IRDY 到低电平 则此数据阶段便宣告完成 在读取期间 TRDY 被驱动表示TARGET正在驱动有效的数据到数据总线上 在写入期间 TRDT 被驱动表示准备接收来自MASTER的资料 等待状态会被插入到目前的资料阶段里 直到取 8 样到TRDY 与IRDY 都被驱动到低态为止 IRDYINITIATORREADY被目前的BUSMASTER驱动 在写入期间 IRDY 被驱动表示INITIATOR正在驱动有效的数据到数据总线上 在读取期间 IRDY 被驱动表示INITIATOR准备接收从目前所寻址的TARGET传来的资料 为了确定MASTER已经取得总线拥有权 它必须在同一个PCICLK信号的上升边缘 取样到FRAME 与IRDY 都被反驱动到高电平 且GNT 被驱动到低电平 STOP TARGET驱动STOP 到低电平 表示它希望INITIATOR停止目前正在进行的交易 想要更多相关资料 IDSEL 初始化装置选择 INITIALIZATIONDEVICESELECT 是PCI装置的一个输入端 并且在存取某个装置的组态缓存器期间 它用来选择芯片 LOCK 这是在一个单元交易序列期间 例如 在读取 修改 写入操作期间 INITIATOR用来锁 LOCK 目前所寻址的TARGET的 DEVSEL 装置选择信号 DEVICESELECT 是在TARGET将地址译码后 由TARGET驱动的 它当作目前的INITIATOR 与在扩充总线桥接器上的相减译码器 SUBTRATIVEDECODE 的输入 假如MASTER起始一个传输 并且在6个CLK周期内 未侦测到DEVESEL 被驱动到低态的话它就必须假设没有TARGET响应 或在此地址上没有TARGET装置 然后产生一个MASTER ABORT 9 2 PCI阶段1 地址阶段每一个PCI交换都是以一个地址阶段开始的 其持续时间为一个PCI时钟周期在地址阶段中initiator确认target装置 透过地址 以及交换状态下target装置是以驱动一个在其指定给它的范围内的PCI地址 数据总线起始位置来识别 同一时间 Initiator以驱动一个在4位宽的PCI指令 字节致能总线上 Command ByteEnableBus 的指令状态来识别交易状态 Initiator同时驱动FRAME 到低电平 表示在总线上有一个有效的起始地址与交易形态存在 因为Initiator只在一个PCI时钟周期内 显示起始地址与指令 所以每一个PCItarget装置负责在时钟的下一个上升边缘闩锁地址及指令 以便在后来将之译码 闩锁在地址总线的 地址与在指令 字节致能总线上的指令译码 Target装置可以确认它是否被寻址以及交易的状态 Initiator只能提供起始地址给Target 在地址阶段中 完成地址阶段后的交换期间 地址 数据总线变成数据总线 并且用来在每一个数据阶段里传输数据 Target负责闩锁起始地址 并且在后续的每一个质料群组的位置 2 宣告交换数据当PCITarget确定自己是交换的Target时 他必须将DEVSEL DeviceSelect 装置选择 驱动到低态来宣告交易 假设在预先决定的一段时间内Initiator未取样到DEVSEL 被驱动到低电平 它将中止交易 10 3 数据阶段交换的数据阶段是指某一段时间 在该段时间里 Initiator与Target之间有一个数据对象被传输 在某一个数据阶段里 被传输的数据字节数是由Initiator在该数据阶段里所设定的指令 字节致能讯号数目来决定 每一个数据阶段持续的时间至少在一个PCI时钟周期 Initiator与Target都必须表示它们准备完成该数据阶段 或者用一个PCI时钟周期的等待状态来延长数据阶段 为此 PCI总线定义了Initiator IRDY 与Target TRDY 所使用的准备 ready 信号线 4 交換期間Initiator不会传送传输次数给Target 相反 在每一个数据阶段里 它都会表示是否是最后一个数据项 在地址阶段的开始 FRAME 会被驱动到低电平 并且持续驱动 直到Initiator IRDY 完成最后一个数据阶段为止 当Target在资料阶段中取样到IRDY 被驱动到低电平 并且FRAME 被反驱动到高电平时 它就知道这是最后一个数据阶段 但 数据阶段必须直到Target把TRDY 讯号驱动到低电平 才宣告完成 5 交换完成且总线回到闲置状态Initiator以反驱动FRAME 到高电平 以及驱动IRDY 到低电平 指示 BURST传输的 最后一次数据传输正在进行中 在最后一次数据传输完成后 Initiator会以反驱动其准备 IRDY 到高电平的方式 让PCI总线回到闲置状态 假设有另一个BUSMASTER被PCI总线仲裁器授予总线的拥有权 并且正在等待目前的Initiator让出总线使用权 它就可以在同一个PCI时钟周期的上升边缘 时钟9的上升边缘 侦测FRAME 及IRDY 是否被反驱动到高电平 来侦测总线是否已经回到闲置状态 11 FSB FrontSideBus 前端总线也就是以前所说的CPU总线 由于在目前的各种主板上前端总线频率与内存总线频率相同 所以也是CPU与内存以及L2Cache 仅指Socket7主板 之间交换数据的工作时钟 由于数据传输最大带宽取决所同时传输的数据位宽度和传输频率 即数据带宽 总线频率 数据宽度 8 前端总线速率将影响计算机运行时CPU与内存 L2Cache 之间的数据交换速度 实际也就影响了计算机的整体运行速度 12 PCIBUS控制的时序图 13 DMA通道DMA信道 DirectMemoryAccess 直接存取通道 主机与外设之间的数据传输 共有两条途径 一是利用CPU来管理数据的传送 二是用专门的芯片完成数据的传输 所谓DMA 就是不经过CPU 外设同内存之间相互传送数据的信道 在这种方式下 外设利用DMA信道直接将数据写入存储器或将数据从存储器中读出 而不用CPU的参与 系统的速度会大大增加 DMA通道分配如下 DMA0 可用DMA1 ECP打印口DMA2 軟驅控制器 8位 DMA3 8位數据傳送DMA4 級聯DMA控制器 不用 16位 DMA5 聲卡 16位 DMA6 SCSI 16位 DMA7 可用 16位 14 IDEIDE即集成驱动电路的缩写 用于连接硬盘驱动到现代 的主要接口 指的是将接口电路或者控制器制作在驱动器自身 其实是早期所用分离的驱动器和控制器接口的更新版本 用 连接的不仅有硬盘 而且还有 高容量的软盘驱动器 磁带驱动器 左边1stIDE HDD右边2nd CDROM 15 HDD的信号引脚描述DMACK 用来响应DMARQ的信号DMARQ 当device准备DMA数据传送时发出DMARQCS 1 0 Host发出的片选信号 用来选择命令 command or控制 control 寄存器组的DA 2 0 Host发出的三位地址译码信号 用来访问device上的寄存器or数据口DD 15 0 Host与device之间的16位数据接口 低8位用来给积存器赋初值DIOR HDMARDY HSTROBE DIOR 是host发出的读寄存器or数据口的信号 HDMARDY 是host用以通知device其已经准备好接受UltraDMA方式传送的数据的信号 HSTROBE是host发出的数据锁存信号 DIOW STOP DIOW 是host发出的写寄存器or数据口的信号 STOP用以结束一个UltraDMA数据传输INTRQ 中断信号IORDY DDMARDY DSTROBE IORDY是输入输出准备好信号 DDMARDY 是device用以通知host其已经准备好接受UltraDMA方式传送的数据的信号 DSTROBE是device发出的数据锁存信号 DRAM dynamicRAM 快速页模式 FastPageMode FPM DRAM快速页模式DRAM的存取 是分别利用行 ROW 及列 COLUMN FPM模式即将行位置定 只改变列地址 以便连续地址之存取 一般以1K 2K作为单位 如1MBDRAM为例 它有10条列地址线及10条行地址线 2 20 1MB 若行位置固定 列地址线可定出 2 10 1024 1K 地址 此时称列地址线定出之地址为1个PAGE 故1MBDRAM可分为1K个PAGE 每一个PAGE大小为1K 故若CPU存取之数据在同一PAGE 只需送一个列讯号 16 信号定义RAS Input Rowaddressstrobe 行地址选择CAS Input Columnaddressstrobe 列地址选择W Input Read Writecontrol 读写控制A0 An Input MultiplexedpinsforRowandColumnaddresses 行列地址分时复用管脚 D0 Dn Input Datainputpins 数据输入Q0 Qn Output Dataoutputpins 数据输出DDR doubledaterate SDRAM DDRSDRAM DoubleDataRateSDRAM 又叫双速率SDRAM 它在SDRAM的基础上 采用延时锁定环技术提供数据信号对数据进行精确定位 在时钟脉冲的上升和下降沿都可传输数据 这样DDRSDRAM就在不提高时钟频率的情况下 使数据传输率提高了一倍 在100MHz下 DDRSDRAM理论上可提供100MHz 2 8Byte 1 6GB s的数据传输率 在133MHz下可达到2 1GB s DDRSDRAM在同步动态读写存储器SDRAM的基础上 采用DLL Delay LockedLoop 延时锁定环 技术提供数据选通信号对数据进行精确定位 在时钟脉冲的上升沿和下降沿都可传输数据 因此命名为DDRSDRAM DoubleDateRate 上下行双数据率SDRAM DDR可以在不提高时钟频率的情况下 使数据传输率提高一倍 冲破了自80386以来的总线 内存系统瓶颈 同SDRSDRAM一样 DDRSDRAM也是采用64位的并行数据总线 DDRSDRAM则分PC1600和PC2100两种 分别对应于工作于100MHz 实际相当于200MHz 和133MHz 实际相当于266MHz 下 DDRDRAM能提供的带宽为 17 键盘系统键盘系统主要由键盘上的单芯片 8048 MB上的KBController 8042 组成 其通过IRQ1申请键盘中断服务程序 当8048侦测到某键被按下时 就会传输相应的键盘扫描码给8042 8042将其转换为系统扫描码存入8255的PortA 60h 同时再触发IRQ1 请求调用INT09h处理60Port的系统扫描码 INT09h中断服务程序将该编码再转变为ASC 码后 再与系统扫描码 共1word 一起存入位于内存中的键盘缓冲区 当系统需要获取输入键时 必须通过INT16h从键盘缓冲区中读取 键盘中的单芯片8048 专门负责将键盘信息转化为串行的键盘扫描码后发送给KBController 8048将键盘当作一个点阵 并不断扫描其行 列地址线 一旦有某一个或几个键被按下 其相关的行列地址线电平将发生变化 8048将此信息存入大小为16bytes的内部缓存 并按照先后顺序用自己内部的转换表将之转化为键盘扫描码 然后以串行方式传送给键盘控制器 8042 18 二KT2架构 19 KT2的上电时序 时序当我们插上Adapter19时 电源流入就有一个5VPCU 3VPCU电压