【毕业学位论文】基于FPGA的全同步数字频率计的设计-电路与系统

湖南大学硕士学位论文基于本刚申请学位级别：硕士专业：电路与系统指导教师：何怡刚20071020硕士学伊论文摘要频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高潮9频技术有了相当大的发展，但不管是何种测频方法，1个计数误差始终是限制测频精度进一步提高的一个重要因素。本设计阐述了各种数字测频方法的优缺点。通过分析1个计数误差的来源得出了一种新的测频方法：检测彼测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M经出现了等精度的测频方法，但是还存在此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度测频方法所存在1个计数误差的来源，采用了全同步的测频原理在据全同步数字频率计的测频原理方框图，采用功的编写出了设计程序，并在编写的到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。关键词：同步、数字频率计、is a of its a is in of n of a he of of a s if is s is by to y s of it of I of of of CB ll of a of is a of I湖南大学学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文论文不包含任何其他个人或集体己经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：宅砀剐 日期：_尹年1月上7日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权湖南大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。本学位论文属于1、保密口，在 年解密后适用本授权书。2、不保密团。(请在以上相应方框内打“”)作者签名：导师签名：日期：弘刁年日期：肼11月1，予日硕课题背景第一章 绪论随着数字电路应用越来越广泛，传统的通用数字集成电路芯片已经很难满足系统功能的要求，而且随着系统复杂程度的不断增加，所需通用集成电路的数量呈爆炸性增长，使得电路板的体积迅速膨胀，系统可靠性难以保证。此外，现代电子产品的生命周期都很短，一个电路可能要在很短的时间内作改进以满足新的功能要求，对于通用集成电路来说则意味着重新设计和重新布线。而可编程逻辑器件克服了上述缺点，它把通用集成电路通过编程集成到一块尺寸很小的硅片上，成倍缩小了电路的体积，同时由于走线短，减少了干扰，提高了系统的可靠性，又由于计相当灵活，极大地缩短了产品的丌发周期。本设计在用越来越广泛的情况下，使用成熟的设计具有重要的研究价值。12频率计概述频率是电子技术领域永恒的话题，电子技术领域离不丌频率，一旦离开频率电子技术的发展是不可想象的，就像现在的人离不开电一样。为了得到性能更好的电子系统，科研人员在不断地研究着频率，度的高低，可见频率在电子系统中是多么重要。如何j。能知道频率的数值呢?当然是用频率计来测量。为了准确的测出频率的多少，人们研究出了很多测频率的方法。根据测频工作原理可将频率测量方法分成以下几类：一、是利用电路的某种频率响应特性束测量频率，谐振测频法和电桥测频法是这类测量方法的典型代表：前者常用于低频段的测量，后者主要用于高频或微波频段的测量。谐振法的优点是体积小、重要轻、不要求电源等，目、是利用标准频率与被测频率进行比较来测量频率，采用比较法测量频率，其准确度取决于标准频率的准确度。拍频法、示波器法以及差频法等均属此类方法。拍频法和示波器法主要用于低频段的测量，差频法则用于高频段的频率测量，它的显著优点是测试灵敏度高。以上两种方法适合于模拟电路中实现，但是模拟电路没有数字电路稳定，因此数字电路出现后，马上就出现了数字频率计。目前广泛使用的计数测频法则适合于数字电路实现。该方法是根据频率的定义，记下单位时问内周期信号的重复次数，基于步数频率计的用数字频率测量方法有法和M法是在给定的闸门时间内，测量被测信号的脉冲个数再进行换算得出被测信号的频率，其测量精度取决于闸门时问的准确度和被测信号频率。当被测信号频率较低时将产生较大误差，除非闸门时日法是通过测量被测信号的周期，然后换算得出被测信号韵频率。其测量精度取决于被测信号的周期和计时精度，测信号频率较高时，对计时精度的要求就很高。M他通过测量被测信号数个周期的计数次数，然后换算得出被测信号的频率，可兼顾低频与高频信号，提高了测量精度。但是，法和M计数误差问题。个被测信号的脉冲计数误差，法也存在1个字的计时误差。这个问题成为限制测量精度提高的一个重要原因。本设计在研究总结上述方法的基础上，得出了一种新的频率测量方法，该方法利用相位全同步方法消除限制测量精度提高的1个数字误差问题，从而使频率测量的精度和性能大为改善“1。然而一种新的方法的实际应用比提出来更难，要考虑各种可能的问题，首先就是由于采用的新的设计方法使得电路的复杂程度成倍增加，因此如果还采用传统数字电路来实现则将使号走线长，导致系统误差增大，难以提高系统的工作频率，此外，而可能降低测频精度。由于可编程逻辑器件能很好地克服了以上缺点，大大提高系统时钟，因此本设计将介绍由现场可编程逻辑器件(实现全同步数字频率计，本设计除了相位检测电路不在可编程电路之中，其余的电路都集成在可编程逻辑器件中。本设计消除了由于相位检测电路不可避免有误差，系统误差不可避免，因此，全同步数字频率计的主要问题是如何减小相位检测电路的误差以及提高标准时基晶振的稳定性。本设计使用著名的3频率计发展现状由于社会发展和科技发展的需要，信息传输和处理的要求的提高，对频率的测量精度也提出了更高的要求，需要更高准确度的时频基准和更精密的测量技术。而频率测量所能达到的精度，主要取决于作为标准频率源的精度以及所使用的测量设备和测量方法。目，国内外使用的测频的方法有很多，有直接测频法、内插法、游标法、时间一电压变化法、多周期同步法、频率倍增法、频差倍增法以及相位比2顾接测频的方法较简单，但精度不高。内插法和游标法都是采用模拟的方法，虽然精度提高了，但是电路设计却很复杂；时自于经过A度较慢，且抗干扰能力较弱。多周期同步法精度较高的一种。为了进一步的提高精度，通常采用模拟内插法或游标法与多周期同步法结合使用，虽然精度有了进一步的提高，但始终未解决1个字的计数误差，而且这些方法设备复杂，不利于推广。频率误差倍增法可以减小计数器的1个字的误差，提高测量精度。但用这种方法来提高测量精度是有限的，因为如要得到21013的测量精度，就要把被测频率1210“000无论是对倍频技术，还是对目的计数器都是很难实现的。频差倍增一多周期法是一种频差倍增法和差拍法相结合的测量方法。这种方法是将被测信号和参考信号经经频差倍增使被测信号的相位起伏扩大，在通过混频器获得差拍信号，用电子计数器在低频下进行多周期测量，能在较少的倍增次数和同样的取样时日到比测频法更高的系统分辨率和测量精度。但是仍然存在着时标不稳而引入的误差和一定的触发误差。以上只是对现存的几种主要的测频方法的概述，很显然从以上的分析中知道： 不同的测频方法在不同的应用条件下是具有一定的优势的，而在本论文中，我主要在多周期同步法的基础上，采用了全同步的测频方法。主要是消除了1个字的对时标信号的计数误差，而且在有很大的优势。总之，频率(时间)测量技术发展非常快。在频标方面，一方面是追求新的更高稳定度和准确度的新型频标，据报道，实验室中做出频率准确度优于频标。一方面是提供便于工业、科研应用的商品化频标，如小铯钟、铷频标、新型高稳定度晶体振荡器等这些工作多在计量研究与工业部门进行。大量的工作在改进、创造新的测频原理、方法和仪器，以便以更高的精度、速度，自动进行测量和数掘处理，并向多功能、小型化、高性价比方向发展。在提高测频精度方面，值得特别提出的有全同步取样技术和可校准通用电子计数器技术，它们使测频精度提高到一个新的水平嘲。14 现场可编程门阵列，它是在是作为专用集成电路(域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。样一个新概念，内部包括可配置逻辑模块输出输入模块内部连线(个部分。)采用户不需要投片生产，就能得到合用的芯片。2)引脚。4)发费用最低、风险最小的器件之一。5)耗低，可以与以说，靠性的最佳选择之一。目前此，工作时需要对片内的户可以根据不同的配置模式，采用不同的编程方式。加电时，置完成后，电后，部逻辑关系消失，因此，须用通用的需要修改需换一片样，同一片同的编程数据，可以产生不同的电路功能。因此，行主模式为一片从模式可以支持一片行模式可以采用串行设模式可以将微处理器对其编程。了具有具有以下几个优点嘲：1)随着超大规模集成电路(C，艺的不断提高，单一芯片内部可以容纳上百力个晶体管，单片逻辑门数已达到上百万门，所实现的功能越来越强，同时还可以实现系统集成。2)i100都做过测试，不需要设计人员承担投资风险和费用，设计人员只需在自己的实验室罩就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，省了许多潜在的花费。3)用户可以反复的编程、擦除、使用，或者在外围电路不动的情况下，用不同的实现软件就可以实现不同的功能。因此，用以最快的速度占领市场。真工具、版图设计工具及编程器等全线产品，使电路设计人员在很短的时间内就可以完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量的改动时，更能显示出路设计人员使用需要具备专门的以使设计人员集中精力进行电路设计，快速将产品推4向市场“卜_”1。15 1查找表(原理与结构采用查找表结构的找表(称为目前以每一个用户通过原理图或把结果事先写入样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。表11是一个4输裁尚门的例子，说明了11 原理实际逻辑电路 当 !地址戏 l l 输出。： I 1a，b，C，辑输出 地址 0000 000l 0I O 0 1111 1 152基于查找表(所示：燕十 I 12逻辑单元(部结构图0块，表示出)和可编程行个E)，每个，个触发器和相关的相关逻辑。硕l学位论史153查找表结构的这个电路的为例：日简单逻辑电路幽A，B，C，后作为地址线连到到过地址查找到相应的数据然后输出，这样组合逻辑就实现了。 该电路中钟信号脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与I结果输出到芯片管脚。这样个电路是一个很简单的例子，只需要一个于一个需要通过进位逻辑将多个单元相连，这样于以目前大部分定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到后于配置时会影响系统正常工作。也有少数这种不需要夕，154其他类型的2004年以后，一些厂家推出了一些新的些产品模糊了如是一种基于构，集成配置芯片的本质上它就是一种在内部集成了配置芯片的由于配置时I日电就可以工作，所以对用户来说，感觉不到配置过程，可以传统的上容量和传统以有像是使用了同样的原理，将外部配置芯片集成到内部，在使用方法上和是因为容量大，性能和传统是以6 生于1982年。1987年底，频牢计的设计认为标准硬件描述语言。自称87版)之后，各宣布自己的设计工具可以和后逐步取代了原有的非标准的硬件描述语言。1993年，更高的抽象层次和系统描述能力上扩展布了新版本的993版本，(简称93版)。现在，得到众多电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，为，功能和接口。除了含有许多具有硬件特征的语句外，称设计实体(可以是一个元件，一个电路模块或一个系统)分成外部(或称可视部分及端口)和内部(或称不可视部分)。在对一个设计实体定义了外部界面后，一旦其内部丌发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是用1)与其他的硬件描述语占相比，而决定了他成为系统设计领域最佳的硬件拙述语占。强大的行为描述能力是避丌具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。(2)得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。(3)合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。(4)对于用以利用自动的把5)计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。硕I学位论文第二章全同步频率测量方法的研究21常用的数字频率测量方法用于频率测量的方法有很多，频率测量的准确度主要取决于所测量的频率范围以及被测对象的特点。而测量所能达到的精度，不仅仅取决于作为标准使用的频率源的精度，也取决于所使用的测量设备和测量方法。因此，下面介绍集中常用的频率测量方法，分析他们的优缺点，从而提出全同步频率测量方法。211直接测频法直接测频法是最简单的，也是最基本的频率测量方法，在测量过程中，依据信号频率高低的不同，测量方法也可以分为两种：一、被测信号频率较高时(将被测信号作为充脉冲，在固定闸门时间内对其计数。设闸门宽度为T，计数值为N，则这种测量方法的频率测量值为： 一六=等 (21)测量误差主要决定于闸门时间此，总误差可以采用分项误差绝对值线性相加来表示，即：等=矾蚓J(22)其中，去是最大量化误差的相对值，等=等=麦，等的产生是由于测频时，闸门的刀：启时刻与计数脉冲之日在相同的主门丌启时间内，计数器所得的数并不一定相同。当主门丌启时问整数倍时，量化误差最大，最大量化误差为=1个数。：掣为标准频率的准确度，在数值上石英晶体振荡器所提供的标准频率的准确l_，的准确度，即：一23)， 厶式中负号表示由觚引起的闸门时间的误差为一7。9基于标准频率的准确度锊的要求是根据所要求的测频准确度而提出来的。因此，为了使标准频率误差不对测量结果产生影响，标准频率的准确度应高于被测信号准确度至少1个数量级。因此，测量较高的信号频率时，若门时间量准确度越高，当1个数字误差对测量结果影响减小，测量准确度越高。二、被测信号频率较低时(常被测信号被选作闸门信号，而将频率较高的标频信号作为填充脉冲，进行计数，设计数值为N，标准频率信号的频率为期为有：伽志 4使用这种方法测频的误差主要是对标频信号计数产生的1个数字误差，在忽略标准频率信号自身误差的情况下，测量精度为：甑=等 (25)由上可知：直接测频方法的优点是：测量方便，读数直接，在比较宽的频率范围内能够获得较高的测量精度。它的缺点是：由于被测信号1个数字误差的存在，难以兼顾低频和高频实现等精度测量，所以测量精度较低。212多周期同步测频方法一、测量原理多周期同步测频是在直接测频基础上发展起来的，在目前的测频系统中得到了越来越广泛的应用。它在测频时，闸门时间不是固定的，而是被测信号的整数倍，即与被测信号保持同步，因此消除了对被测信号计数所产生的1个数字误差，使测量精度大为提高，测量原理框图如图21，测量原理的波形如图22。标准信号多周期同步测频原理框图10顾I。学位论文预置闸门被测信号 I 111111111111111111111111111多周期同步测频原理波形图测量时，首先预置闸门开启信号，此时计数器并不计数，等被测信号上升沿到来时，触发器输出计数允许信号(实际闸门信号)，计数器数器2对被测信号计数，预置闸门关闭时，计数器并不立即结束计数，而是等到被测信号上升沿到来时才停止计数，完成测量过程。若计数器计数器2对被测信号的计数值N。，则被测信号频率为：，正=詈正 (26)6)进行运算，由显示器显示运算结果，即为被测信号的频率值。二、误差分析由误差合成公式有：盟：坐一坐+笪 (27)x N I N c 7)中第一项为被测信号引起的量化误差，由于实际闸门与被测信号同步，所以A=0，即消除了被测信号计数所产生的1个字的量化误差，由此得到最大相对误差为：等=陆+吲 正 28)式(28)说明频率测量的相对误差与被测信号的频率无关，其大小主要取决于闸门时间和标准信号频率，因而实现了频带内等精度、高精度的测量。当合理选择闸门时间和标准信号频率，既可保证测量精度；又可提高测量速度，因此多周期同步测频法得到了广泛的应用。而且由(28)式可知：闸门时自基频率越高，分辩率越高，误差愈小。但是，多周期同步测频法还是没能够是时基摹于而产生的时基信号的1个字的量化误差还没有消除。22提高频率测量精度的方案研究在多周期同步测频方法中，已经消除了被测信号的1个字的量化误差，但是对标频信号的1个字的量化误差还没有得到很好的解决。因此，下面在多周期同步测频方法的基础上，进一步分析提高测量精度的基本方法。221采用对标频信号计数的修正来提高测量精度1、双计数测频该方法在多周期同步测频的基础上，提高测频的精度。我们可以分别把标准频率后的实这种方法相当于在不改变系统的工作频率的情况下让其达到2倍频的效果，以2 而将测量精度提高到原来的两倍。例如直接用大计数误差为10双沿计数的等效时钟则为200数误差为5时，系统的最大工作频率并没有改变。2、数字移相测频 图23移相测频原理幽计数翱这种思想与双计数测频具有累似的地方。所谓移相是以一路信号为参考，另一路信号的相位相对于参考信号超J；i或滞后的移动。原理如图23所示。标准频率80度、270度。四路信号分别作为计数器l、计数器2、计数器3、计数器4的计数脉冲，同时使把=(I+3)4。但是由于以这种方法对于提高测频精度和双计数测频法是等效的，但是电路要复杂一些。如果采用其精确度可以提高4倍。总之，以上两种方法可以在一定程度上提高频率测量的精确度，。但是还是很难抑制标准频率信号所产生的1个字的量化误差。西安电子科技大学周渭发明了相检式多周期同步测频方法，能够采用相对简单的技术在同一闸门时问内准确硕卜警位论史的对标准频率信号和待测频率信号的整周期数进行计数，从而可获得很高的测频精度。222相检式多周期同步测频法1、相检式多周期同步测频法的原理”1当被测频率量与标准频率量之间有频率差时，两信号的相对相位会随时间周期性变化。采用特定的相位检测电路，可以检测出被测频率信号相位重合的信息，并产生相应的相位重合脉冲，用此脉冲作为实际计数闸门的开门相关门信号。图罄尊莲_ 门信号TE l 几一一一r几厂标准频率几几几几几几几几|_一一一F1：!实际4相检式多周期同步测频法原理幽24是实际应用该方法的信号时序图。f，和以是01s，Is，由单片机系统定时给定。当位检测电路丌始工作，而对f。和到随后f。和位检测电路将产生相应的相位重合脉冲，用它打开真正的计数闸门，两路计数器同时对f，和过预定闸门时I日片机给出预关门信号，但计数并没有停止，直到随后的第一个相位重合脉冲到来时才同时关闭两路计数器，这样，两计数器计得得分别是被测频率信号f。与标准频率信号对于以知得=瓮厶 (29)用此方法测量频率，理论上测量结果得误差只取决于相位检测电路得相位重合检测精度J(如使用74但是，实际上在这种测量方法中，待测信号和标准信号得频率值，频率差得大小都会对实际闸门时间得长短有影响。例如，当待测信号和标准信号的频率值相等或成整数倍或分数倍的关系时，一旦两信号有相位差，就不会有相位重合的时刻，两信号频差越小，实际的闸门时间就越长。另外，待测信号和标准信号的频率值，频率差也对测量结果的误差有影响。分析表明，当频率差不大时，基于频率计的设计两信号的相位从分离到重合是完全有规律的按一定的步长变化的。单片机给出预开门信号到相检电路检测到随后第一个相位重合信息并打丌闸门的过程，与单片机给出预关门信号到相检电路检测到随后第一个相位重合信息并关闭闸门的过程是完全一致的，因此，尽管相检电路检测相位重合的精度为J，但由于闸门开启和关闭是两信号相位变化过程的一致性，这个艿被最大限度的抵消了，测量精度就越高。但频差太小，两信号相位重合的频率也很小，由图24可知，实际闸门时间为g2，当参考文献6中，通过一定的试验得出了以下的结论：在采用相检式多周期同步法测频，应考虑到被测信号频率与标准信号频率的频差关系对测量精度的影响。标准频率一定，被测频率与标准频率的频差越小，测量时相应的实际闸门时问会越长；而频差太大，考虑相检电路的分辨率后，被测信号和标准信号之间的相位重合脉冲的产生就无规律可循。无法利用两次相位重合脉冲产生时相同的重合到分离的规律抵消相检电路的检测误差，不能达到这种方法的最高测量精度。23全同步数字频率计的工作原理231全同步频率测量的误差分析法的测量精度不仅取决于基准时J日取决于频率的高低，频率不同则精度不一样，法在低频段的准确度较高。门信号是被测信号周期的整数倍，即与被测信号同步，因此大大减少了误差，但山于只与被测信号同步，而不与标准时钟同步，因此还是存在着标准时钟测频原理图见图25。标准时钟门几几几几几几几几厂参考闸门等精度测频原理图25等精度测频原理图14硕I学位论文设实际闸门时问为T。，在T。时间内，被测信号周期数为N。，标准时钟周期数为准时钟频率为测信号的频率测量值为。1：=篆五 眨9，实际闸门时日此对标准时钟的计量值则存在误差)，即标准时钟计数的真值应为乒=去五晓若不计标准时钟的误差。则测量的相对误差是：仃：垃型。幽上：上(211) 氏由上式可知误差与闸门时间和时钟频率有关，闸门时白准时钟频率越高，误差越小。由于用等精度测频法时所取的标准时钟频率比较高(101v【因此1计数误差相对很小。标准时钟频率不可能无限制提高，并且随着频率提高，产品成本成倍增加，对于生产应用没有意义。因此本设计用改进的等精度频率测量方法一全同步测量来实现数字频率计的设计。在全同步的情况下，闸门信号不仅与被测信号同步，还与标准时钟同步，实现真原理图如图26所示。 设丌启闸门时脉冲同步时|甘闭闸门时脉冲同步时白r：，脉冲同步检测最大误差为f，则有：ft，。不计标准时钟误差，实际闸门与标准时钟同步，实际闸门时间为7。被测信号计数值为N。标准时钟计数值为M【，则被测信号的频率测量值为”z=丝212) 0 被测信号频率的真实值可表示为： z=赤矗(2m)。频率测量的相对误差为：盯：匿型。100：!些些型 (2“)正 瓦差只与脉冲检测电路准确度有关。摹十2全同步数字频率计原理框图对于全同步数字频率计也可用传统的中规模集成电路来实现，但由于设计比较复杂，这样势必会使此不宜采用此种设计方法。其实本设计也可以用单片机来实现，灵活性则大大提高，但单片机的处理速度不够快，并且能够处理的频率也不够高，因此本设计也不采用此种方法。片且高频特性特别好，又由于其可编程，设计起柬事半功倍，因此本设计采用系统原理框图如图27所示。由图知，设计的绝大部分由有脉冲同步检测电路由74准时钟 一 h 显同步 P-检测 | 电删信号广电路 G V 路系统原理图其模块电路设计原理如图28所示。设计原理图主要由以下几部分组成：脉冲同步检测电路、2个计数器、2个锁存器、控制器、乘法器、除法器、译码电路等组成。工作原理如下：被测频率与标准时钟分别送给脉冲同步检测电路与两个计数器，当脉冲同步检测电路检测到被测频率与标准时钟相位同步时，脉冲同步检测电路发出同步信号，2个计数器丌始计数，当脉冲同步检测电路再次检测到同步信号时，又发出同步信号，计数器停止计数。同时计数器的计数值锁存到锁存器，时序乘法器从锁存器中取得被测频率的计数值与标准时钟频率进行乘法运算，然后再将乘法器运算所得的值与标准时钟的计数值送给除法器，乘法器的结果为被除数，标准时钟的计数值为除数，运算所得结果就是被测信号的频率，然后再经过二十进制转换变成给数码管显示。本设计采用于乘法器输入是27位二进制，相当于9位此用被测频率的计数值乘以108可得到一位小数点。以下介绍各种模块电路的功能及实现过程。6图28内部模块设计原理图17基于频率计的设计第三章 基于脉冲同步检测电路脉冲同步检测电路是本设计中提高测量精度的关键电路，如果把它集成在难达到测频精度的要求，因此本模块电路的设计采用74以使相检误差控制在几个冲同步检测电路设计原理图如图31所示。UU。为74步检测电路利用门电路的延时来构成。当被测信号及标准时钟都处在低电平时，U、U。输出为高电平，U。、U。的输出为高电平，。输出为低电平，则被测信号(标准时钟的上升沿同时到来时，由于门电路具有延时特性，因此U。、U：并不马上变为低电平，而是要经过一