CADENCE仿真步骤

CadenceCadence SPECCTRAQuestSPECCTRAQuest 仿真步骤仿真步骤 摘要摘要 本文介绍了 Cadence SPECCTRAQuest 在高速数字电路的 PCB 设计中采用的基于 信号完整性分析的设计方法的全过程 从信号完整性仿真前的环境参数的设置 到对所有 的高速数字信号赋予 PCB 板级的信号传输模型 再到通过对信号完整性的计算分析找到设 计的解空间 这就是高速数字电路 PCB 板级设计的基础 关键词关键词 板级电路仿真 I O Buffer Information Specification IBIS 1 1 引言引言 电路板级仿真对于今天大多数的 PCB 板级设计而言已不再是一种选择而是必然之路 在相当长的一段时间 由于 PCB 仿真软件使用复杂 缺乏必需的仿真模型 PCB 仿真软件 成本偏高等原因导致仿真在电路板级设计中没有得到普及 随着集成电路的工作速度不断 提高 电路的复杂性不断增加之后 多层板和高密度电路板的出现等等都对 PCB 板级设计 提出了更新更高的要求 尤其是半导体技术的飞速发展 数字器件复杂度越来越高 门电 路的规模达到成千上万甚至上百万 现在一个芯片可以完成过去整个电路板的功能 从而 使相同的 PCB 上可以容纳更多的功能 PCB 已不仅仅是支撑电子元器件的平台 而变成了 一个高性能的系统结构 这样 信号完整性在 PCB 板级设计中成为了一个必须考虑的一个 问题 传统的 PCB 板的设计依次经过电路设计 版图设计 PCB 制作等工序 而 PCB 的性能只 有通过一系列仪器测试电路板原型来评定 如果不能满足性能的要求 上述的过程就需要 经过多次的重复 尤其是有些问题往往很难将其量化 反复多次就不可避免 这些在当前 激烈的市场竞争面前 无论是设计时间 设计的成本还是设计的复杂程度上都无法满足要 求 在现在的 PCB 板级设计中采用电路板级仿真已经成为必然 基于信号完整性的 PCB 仿 真设计就是根据完整的仿真模型通过对信号完整性的计算分析得出设计的解空间 然后在 此基础上完成 PCB 设计 最后对设计进行验证是否满足预计的信号完整性要求 如果不能 满足要求就需要修改版图设计 与传统的 PCB 板的设计比较既缩短了设计周期 又降低了 设计成本 同时 随着软件业的高速发展 涌现出了越来越多操作更简便 功能更多 成本更低 的 EDA 软件 越来越完备的仿真模型也得以提供 所有这些都为 PCB 设计中广泛的采用电 路设计板级仿真提供了充分条件 下面就 Cadence SPECCTRAQuest 这一高速电路板级设计仿真工具采用 IBIS 模型详细 介绍进行板级仿真设计的全过程 2 2 仿真前环境设置仿真前环境设置 使用 Cadence SPECCTRAQuest 进行高速电路设计的仿真 不同的设计者根据各自的 需要可以灵活的利用这个 EDA 工具进行仿真设计 当然 在进行一个完整的 PCB 板设计 前仿真时 按照一定步骤规范地完成仿真设计 将会为你的仿真工作带来极大的方便 可 以减少整个仿真工作的工作量 可以减少整个仿真工作中出现错误的可能性 可以留下一 个完整的有价值的文档 同时也能养成良好的仿真工作习惯 为今后高效的完成高速电路 的仿真设计打下基础 首先 我们知道 Cadence 公司的 EDA 软件可以运行在 WindowsNT 环境下和 UNIX 环 境下 除非特别说明 本文所述都是在 WindowsNT 环境下 SPECCTRAQuest 是 Cadence EDA 工具中有关高速电路设计的一个模块 在进行网络拓扑结构提取和信号分析之前 一些前期的准备工作必须正确完成 PCB 板外型边框 Outline 根据实际结构设置 PCB 板边框 PCB 板叠层 Stackup 主要确定 PCB 板布线层数以及层叠 stack up 方式 会直接影响到印制线的布线和阻抗 根据芯片管脚数 芯片密度 网表密度等方面来考虑 然后根据实际情况确定叠层参 数 可以选用各个 PCB 制板公司推荐的叠层参数 关键是要选取合适的布线阻抗 在 Cadence 中打开 Setup Advisor 进入 Edit Stack up 对话框 如图 1 进行编辑 导入网表 Netlist 器件预布局 Placement 将其中的关键器件进行合理的布局 主要涉及相对距离 抗干扰 散热 高频电路与 低频电路 数字电路与模拟电路等方面 PCB 板布线分区 Rooms 主要用来区分高频电路与低频电路 数字电路与模拟电路以及相对独立的电路 元器 件的布局以及电源和地线的处理将直接影响到电路性能和电磁兼容性能 PCB 板禁止布线区划分 Keepouts 根据 PCB 制板工艺的要求确定禁止布线区 图 1 Stack up 编辑框 在完成上述工作以后 还要对将要进行仿真设计的 PCB 板做如下设置 设置 PCB 板直流电源网络 对于含有多种电压值电源供电的 PCB 板 正确的设置尤显重要 在 Cadence 中打开 Setup Advisor 进入 Identify DC Nets 对话框 如图 2 进行编辑 图 2 设置直流电源网络 设置器件类型 一般器件类型在原理图库中已经指定并带入 PCB 图中 但仍然需要对器件类型进行确 认 以防不正确的设置 电阻 电阻排 电容 电感 晶体管 保险丝 二极管等都 要设置成 DISCRETE 为所有 IC 和独立元器件附仿真模型 所有在仿真设计中需要模型的器件的仿真模型在原理图库中都应该正确指定 对于电 阻 电容这些独立元器件需要在原理图中正确指定 VALUE 属性 SPECCTRAQuest 可 以自动为它们分配 ESpice 模型 首先 打开 Signal Library Brower 对话框 若已有规范的完整 DML 模型库 我们可以 直接将需要的模型库加入到工作库中 若只有 IBIS 模型 则需要按 Translate 后选择 ibis2signoise 将 IBIS 模型转换成 DML 模型 如图 3 图 3 仿真模型库设置框 然后打开 Signal Model Assignment 对话框 Auto Setup 将自动分配模型给每个已经指 定模型的器件 如图 4 也可以按 Find Model 为器件手工分配模型 或按 Create Model 编辑生成一个模型 这需要有足够的建模经验 模型分配好后运行 Signal Audit 会有一个详细的报告 需要仔细的检查 图 4 仿真模型分配窗 设置正确的管脚类型 和器件类型一样 所有器件管脚类型在原理图中已经指定 但仍需确认 连接器 独 立元器件的管脚类型应为 UNSPEC 在图 4 窗口中点击 RefDesPins 栏后可以检查每个 器件的每个管脚类型 3 3 仿真步骤仿真步骤 1 拓扑的抽取 在模型添加完成后 即可进入信号线的仿真阶段 从 Allegro 或 SPECCTRAQUEST 中 都可以进入 Constraint Manager Allegro 的路径是 Setup Electrical Constraint Spreadsheet SPECCTRAQUEST 中的进入路径是 Constraints Electrical Constraint Spreadsheet Constrain Manager 是 Cadence 的约束管理器 所有连线的拓扑抽取以及对网 络赋拓扑都是在这儿进行的 打开界面 如同图 5 所示 图 5 Constraint Manager 界面 从左边分类栏看 分成两类 Electrical Constraint Set 类是中所有已经输入到该管理器 的电气约束约定 Net 类是电路中所有的网络 第一次打开时 第一类是空的 对 Net 类 打开下面的任何一分类 都可以抽取拓扑 在 Net 栏点击 Signal Integrity Timing Routing 的任何一个 右边就会将本板的全部 网络显示出来 如图 6 所示 各个网络按字母排列 其中前面有 号的表示是总线或 Xnet 右击所选网络选择 SigXplorer 就将拓扑抽取出来并进入 SQ signal explorer expert 界 面图 7 所有网络的前仿真是在这个界面中进行的 图 6 抽取网络拓扑 图 7 Signal Explorer 界面 2 参数设定 因为对各个器件及阻容器件的模型已经在全部指定 所以抽取出来的拓扑上面的各 IO 都有相应的 IO 模型 对那些没有指定的模型 Cadence 会赋给它缺省的模型 Cadence 抽 出的拓扑结构是根据各元器件的相对位置并考虑到布线方便抽取的 其中互连线的距离是 它计算的曼哈顿距离 即 x y 仿真的主要目的就是根据仿真的结果优化网络的拓扑 结构 用来约束 PCB 布线 使布线按照最优结果方向进行 SQ Signal Explorer Expert 界面除了菜单与工具栏以外分为两个部分 即上面的拓扑示 意图与下面的参数 测量选择以及结果 控制的标签窗口 在下面的 Parameters 标签窗口中的白色区域是可以编辑的 而灰色区域是无法编辑的 CIRCUIT 是整个参数的总标题 下面的 tlineDelayMode 栏可以选择是用时间还是用长度表 示传输线的延时 若用长度表示 则缺省的单位是 mm 若用时间表示 则缺省的单位是 ns 其中传输线的缺省传输速度是 140mm 每 ns userRevision 表示目前的拓扑版本 第 一次一般是 1 0 以后修改拓扑时可以将此处的版本提高 这样以后在 Constraint Manage 里不用重新赋拓扑 只要升级拓扑即可 点击开单板名称后 本例中即 ODTA 下面就列出本拓扑的内各个元件 包括器件 阻容 电源 传输线 可以编辑各个元件的特性 对器件 可以选择对应管脚的 IO BUFFER 模型 但一般不推荐去更改它的模型 因 为已经赋给器件整体模型了 相应的 IO Buffer 的模型也就确定了 对阻容器件 可以更改它们的阻容值 对电源 可以更改电源值 对传输线 可以更改以下几项 impedance 即传输线的交流阻抗 可以根据叠层情况 在适当范围内更改它 propDelay 即传输线的延时来表示的长度 traceGeometry 传输线 的类型 即是微带线或带状线 由于在前仿真中传输线是用一个集中式的无损耗模型来表 示的 所以这边选择微带线或带状线的关系并不大 velocity 传输线的信号传输速度 这 边一般不去改变它 用它的缺省值 即 5567 72mil ns 约 14cm ns 为了得到更大范围内的仿真结果 扩大参数的选择范围 我们一般对阻容器件的阻值 传输线的阻抗 传输线的长度选择多个值进行扫描 在各个元件的参数设定后 即可在拓扑上加激励进行仿真 首先是加激励源 点击模 型上面 位号下面的 Tristate 出现如图 8 所示的窗口进行选择 图 8 激励源设置框 在 Cadence 中共有 7 种激励 Pulse 脉冲方波 就是时钟源性质的波形 如果选择 Pulse 整个界面中的其他选项是灰 的 不允许再选 Rise 表示一个上升沿 Fall 表示一个下降沿 Custom 表示一种可以自定义的波形激励 这是最常用的波形 在这种形式下 首先在 Frequency 中输入信号的频率 在 Pattern 中输入波形的形状 其它的填缺省即可 Quite Hi 稳定高电平 Quite Lo 稳定低电平 Tristate 三态 对非驱动源 都选择三态 我们介绍一下反射仿真的步骤 在反射仿真中 设定拓扑中的各种参数后 指定驱动源 注意在 Measurement 标签窗口中选择 Reflection 在 Reflection 下面将需要显示结果的值选 中 另外还需要设置整个仿真的参数 选择 Analyze Preference 弹出图 9 所示的窗 口 图 9 仿真参数设置框 其中标签 Pulse Stimulus 设置驱动源类似时钟波形仿真时的仿真参数 在 Switching Frequency 中填入时钟的频率 其它项保持它们的缺省值 在标签 Simulation Parameters 中设置仿真的时间 精度等 如果你对 Fixed Duration 选 中 则仿真时间长度就是后面空格中的值 否则它将对你在激励源中填入的所有波形进行 仿真 对 Waveform Resolution 中是指仿真的精度 即每隔多少时间取一点进行仿真 如果 这儿用的是 Default 那么 Cadence 自动认定精度是仿真总时间的百分之一 也就是说它总 共抽取 100 个点进行仿真 对 Cutoff Frequency 中是指选定范围内对互连线的寄生参数进 行计算 这主要是指在拓扑中具有真实的传输线线段时 在前仿真中可以不管这一项 对 Buffer Delays 是指如何从仿真中得到 Buffer Delay 若选择 From Library 则是指它从仿真模 型里得到的 而选择 On the fly 则是从实际仿真数据中得到的 这儿必须选择 On the fly 以使结果的正确性 Simulation Modes 是指仿真的快慢方式 在 FTS Mode 中共有 5 种模式可以选择 Fast 驱动 接收都在快模式下 Typical 正常模式 Slow 慢模式 Fast Slow 驱动 在快模式 接收在慢模式 Slow Fast 驱动在慢模式 接收在快模式 为了在 Worst Case 下仿真 我们一般选择 Fast 和 Slow 两种模式进行仿真 最后两种模式因为在实际中 不容易遇到 所以我们一般不选 Driver Excitation 是指对驱动源进行选择 如选择 Active Driver 则表示只将拓扑中指定的驱动源作为驱动进行一次仿真 而如选择 All Drivers 则是 对拓扑中的每个能作为驱动源的器件作为驱动轮流仿真一次 如在图中四个器件都可以作 为驱动源 因为都是 IO 类型的 Buffer 则会仿真 4 次 注意在这种情况下拓扑中的所有 器件都必须设成 Tristate 模式 而且对驱动源是当成 Pulse 进行仿真的 所以在这种方式下 对驱动源的参数设置在 Pulse Stimulus 中 在 Measure Mode 中主要设置测量的一些选择 对 Measure Delays At 如选 Input Threshold 表示以输入 Buffer 的 Vil 与 Vih 进行 Buffer Delay 测量的 如选 Vmeas 则表示以 输出 Buffer 的参考电压进行测量的 我们应该选择 Input Threshold 对 Receiver Selection 如选 All 表示所有非驱动的器件都作为接收 如选 Select One 则在仿真开始时它会让你选 择其中的一个作为接收源 在我们的实际仿真中 对这两个选择的意义并不大 因为无论 选哪一种 在仿真后数据报表中都会列出所有非驱动源的数据结果 在 Custom Simulation 中选择仿真的类别 Reflection 表示时域发射仿真 Crosstalk 表示串扰仿真 EMI 表示电磁 干扰仿真 在 EMI 标签窗口中 主要设定 EMI 的规则 及接收天线的距离 Cadence 对 EMI 仿 真只能看它的 EMI 能不能符合设定的规则 3 仿真 在拓扑上各元件的参数设定以后以及仿真参数设定以后 即可以进行仿真 我们对图 3 的拓扑上设定 860 为驱动源 驱动的数据类型是 50MHz 的数据 选择快 慢两种模式 仿真完毕后 在下面的 Result 栏中就会显示出仿真的结果数据 如图 10 所示 因我们只 进行了两组仿真 所以只有两组数据 如果对拓扑中的某些数据进行扫描 则会有更多组 的数据 从下面的数据中就可以得到时序及信号质量的一些数据 如 OvershootHigh OvershootLow SwitchDelay SettleDelay 等 图 10 仿真后的数据报表 右击某一个数据后选择 View Waveform 就可以进入 Sigwave 界面看波形 如图 11 所 示 双击左边波形名称中任何一个波形符号即可打开或关闭相应的波形 选中波形后还可 以更改波形的颜色 对左边的一些波形名称解释如下 ODTA D4 K3 表示拓扑中 D4 器件 K3 Pin 处的波形 ODTA D4 K3 buffdly 表示接测试负载时 K3 Pin 处的波形 ODTA D4 K3 buffdlyi 表示接测试负载时 K3 Pad 处的波形 ODTA D4 K3i 表示拓扑中 D4 器件 K3 Pad 处的波形 注意对 buffdly 与 buffdlyi 的波形只有驱动端才有 对接收端 都只有输入端 Pin 与 Pad 的两个波形 在波形图上打开测试负载曲线和所关心的接收曲线 同时打开 Vmeas 和接收端的 Vil Vih 就可以进行 SwitchDelay 和 SettleDelay 等数值实际测量 测量的结果应该与主 界面 Result 栏中的数据一致 图 11 拓扑中发送端和接收端的波形图 目前 Cadence 还不能从 PCB 预布局或 PCB 板图中直接抽取出差分线进行 对于差分 线的仿真必须在 SQ Signal Explorer Expert 中手工加入元件和互连线来模拟实际的板图结构 来进行仿真 手工加入元件的方法是 Edit Add Part 即可以加入各种 IO Buffer 分 立的 ESPICE 器件 互连线 包括 TLINE 与 TRACE 等 4 给拓扑加约束 在仿真中 需要根据仿真结果不断修改拓扑结构以及预布局上元器件的相对位置 得 到一个最优的拓扑结果 就需要在拓扑中加入约束 并将有约束的拓扑赋给板中的网络 用以指导与约束随后的 PCB 布线 加约束的方法 Set Constraint 就可以在弹出的如图 12 所示框中加入各种约束 下面分别介绍 在 Switch Settle 栏 可以填入从各发送端到各接收端的 Min Switch Delay 和 Max Settle Delay 这是对时钟同步信号而言的 是根据芯片 Datasheet 上的 AC 参数及公式计算 得到的 这一栏的数据对布线而言没有任何作用 它是作为后仿真检查的参考用的 对 Prop Delay 栏 填入拓扑中各个 Pin 到 Pin Pin 到 T 点以及 T 点到 T 点的传输延 时规则 直观地说 也就是对拓扑中各传输线长度的限制 这一栏的规则是最重要的规则 它将直接约束 PCB 的布线 对 Impedance 栏 它是对拓扑中各段传输线阻抗的约束 约束了各段传输线的阻抗 变化范围 若这一栏不填 则表示对传输线的阻抗无要求 对 Rel Prop Delay 栏 可以定义一些传输线的长度匹配规则 其中 Scope 的选项有两个 Local 和 Global Local 表示只对本条 Net Xnet 有效 而 Global 则对本拓扑对应的所有 Net Xnet 在整体的长度匹配上都有约束 对 Max Parrallel 栏 它进行了平行长度的约束 即它允许在两条线的间距多大时最 长能平行多长 这是需要进行串扰仿真后才能得到的数据 对 Wiring 栏 它约束了拓扑与网络的对应关系 注意在 Mapping Mode 中 我们一 般选择 Pinuse and Refdes 表示在赋拓扑的时候可以通过管脚的 IO Buffer 类型和参考位号 将拓扑中 Pin 与实际网络中的 Pin 对应起来 对 Physical 中的各项主要现在线的总长 过 孔数 端接长度等 对 EMI 中可以限制在表层走线的最大长度 对 Signal Integrity 栏 可以加入对信号的过冲电压 串扰电压 SSN 等的限制 对 User Defined 栏 可以输入用户自己的其他约束 对以上各栏中 我们用到最多的是 Prop Delay 对线长有匹配需要的 也需要用到 Rel Prop Delay 对高速信号 也需要用到 Max Parallel 这一栏的约束 5 赋拓扑 对关键网络的拓扑仿真结束后 就可以把已经完成的拓扑赋给具体的网络 赋拓扑的 过程也是在 Constraint Manager 中进行的 赋拓扑的过程如下 1 将拓扑文件输入进来 操作 File Import Electrical CSets 把仿真完成的 拓扑文件输入进来 2 将拓扑文件赋给网络 在 Objects 栏中选中所要的网络 可以多个选 然后选择 菜单 Object Electrical CSets Reference 在弹出的对话框中将选择相应的拓扑即可 如图 13 就将 d0 top 赋给网络 D0 D7 图 12 给拓扑加约束 图 13 将拓扑赋给网络 如果赋拓扑的过程中出错 那么它会提供出错信息 将关键网络的拓扑全部赋完后即 可将 brd 文件交给 PCB 工程师进行布线 4 4 系统级仿真系统级仿真 系统级仿真 也就是对于多块 PCB 板互连情况下的仿真设计 它们通过连接器或电缆 相连接 SPECCTRAQuest 通过 Design Link 来定义多快 PCB 板是如何连接的 连接器或电 缆可以用 PLGC 矩阵或 SPICE 电路模型描述 在进行系统级仿真前需要如前所述的仿真步 骤一样 将连接器或电缆的模型分配好 系统级仿真需要做以下工作 在系统配置中设置 Design Link 在 Cadence 中打开 Signal Analysis Library Browser 窗 在其中点击 Browse Models 然后在 Model Browser 中点击 Add Model 选择 DesignLink 这 样在模型库中就增加了一个 DesignLink 模型 编辑此模型 如图 14 在 Drawings 部分需 要将系统中互连的单板 PCB 图文件加入并指定设计名 在 Connections 部分需要互连的各 个连接属性 如连接长度 并指定连接名 在 Connection PinMap 部分需要指定各个连接 的管脚对应关系 图 14 系统配置编辑窗 这样 就可以对存在于系统中各个单板之间的网络进行系统级的仿真 其它的仿真前 的环境设置以及整个仿真过程与单板仿真完全相同 5 后仿真后仿真 前仿真是按照理想的传输线来仿真的 而且前仿真只考虑了单网络的反射效应 没有 也没办法将邻近传输线的