EDA与数字系统课程设计-电气与自动化工程学院.doc

课 程 设 计 任 务 书（2014 2015第三学期）设 计 题 目： EDA与数字系统课程设计 学 院 名 称： 电气与自动化工程学院 专 业（班 级）： 自动化2013级 姓 名（学 号）： * - - 起 讫 日 期： 2015年7月25日2015年 7月30日 指 导 教 师： xx xx 系（教研室）负责人： xxx 目录一 课程摘要二 实验一 Max+Plus2使用练习三 实验二 3-8译码器四 实验三 用74161实现十进制加法计数器五 实验四 六十进制加法计数器六 实验五 设计一个电路，使八个数码管依次显示0、1、2、A、B、E、F。七 实验六 设计一个电路，使两个数码管显示112的十二进制计数，两个数码管显示059的六十进制计数。八 设计题目：数字频率计 1.二分频电路 2.测量校验信号选择电路 3.计数器电路 4.选存报警电路 5.锁存器电路 6.扫描电路九 结论感受十 参考文献EDA设计步骤1.设计输入方式 1进入E：盘，新建工作目录，用英文字母+数字命名。E: xiongwei012进入Windows桌面，双击Quartus II图标3.选择File - New Project Wizard命令，进行工程名和文件位置设置以及制定目标器件；4. 选择File菜单中的“New”,在“Design File”栏中选择“Block Diagram/Schematic File”,打开原理图编辑器。5元件放置（双击编辑工作区空白处，弹出对话框）；6元件可以复制，放大，缩小，旋转等；7在元件之间添加连线，相同名字的导线，在电气上相连；一组输入信号或一组输出信号，可用合并成 Bus（组）；8添加输入、输出引脚，并给它们命名；9在工作目录中保存原理图，方法：FILE/SAVE AS，输入文件名：如 zab （扩展名为.GDF）10 画图过程中定时保存文件，以免文件丢失。2. 编译1. 把当前文件转换成顶层文件。2. 点击Assignments/Device菜单，弹出“setting”对话框，选择：“Device and pin Options” 按钮，弹出“Device and pin Options”浮动窗口，单击Used Pins,将未使用的引脚设为三态输入方式，然后选择“确定”和OK按钮。3. 启动Processing菜单下的“Start Compilation”项，开始编译。4. 在确认该模块逻辑功能正确的前提下，关闭编译对话框，并保存文件。 3. 计算机仿真（时序模拟）（1）先建立波形文件 (扩展名是*.scf)1. 打开菜单File/New，在“Verification File”中选择“VectorWaveform File(.scf)”，点击OK；2.确定仿真时间和网格宽度：通过Eidt菜单下的End time和Grid Size，分别设置为20us和40us；3. 编辑vmf文件：在波形编辑器窗口中单击鼠标右键，选择Insert Node or bus，打开对话框，点击，弹出对话框，点击List找到设计中出现的输入输出端口，点击将全部或部分导入仿真波形文件，点击两个窗口的OK按钮；4. 使用绘制波形工具条绘制输入节点的波形，如高、低电平，时钟周期选择等。5. 选File/Save as存盘，在工作目录中保存波形文件 zab.SCF。(2) 时序模拟1. 在“Processing”菜单下选择“Start Simulation”命令，开始工程仿真；2. 模拟完毕后可在zand.vmf文件中观察仿真结果，对模拟结果进行检查。（输出波形的滞后效应）4. 管脚分配1.选择菜单中的Pin栏，显示项目的信号列表和目标芯片的管脚图；2. 选择不同的下载板（器件），管脚分配方法不一样。(参见: EPF10K10管脚分配表)3. 管脚分配好后，再进行编译。（改变管脚后，应再编译一次，没有错误才能下载。）5. 下载1. 关闭实验箱电源，用USB下载器分别连接计算机和目标器件的JTAG口，打开实验箱电源。2.选择“Tool”菜单下的“Programmer”命令，在下载前点击界面的“Hardmare Setup”按钮，选中后，再点击“close”退出，完成硬件配置；在界面中将编程模式确定为“JTAG”，并在“Program/Configure”复选框中打勾，便可点击“Start”按钮开始下载。实验一 ：Max+Plus2使用练习目的：学会使用Quartus II原理图：仿真图：实验二 ：3-8译码器目的：了解3-8译码器的原理，用与门来实现3-8译码器，进一步使用Quartus II。原理图：仿真图：实验三 ：用74161实现十进制加法计数器目的：了解74161的工作原理，利用74161和与非门如何实现计数器。注意实验板各种时钟的用法。原理图：仿真图：实验四 ：六十进制加法计数目的：了解74160，74161的工作原理，学会用74160、74161和与非门实现60进制计数器的方法。原理图：仿真图：实验五 ：设计一个电路，使八个数码管依次显示0、1、2、A、B、E、F。目的：了解数码管的扫描显示原理，学会使用74160，74161，74138，7448来设计显示电路。原理图：仿真图：实验六 ：设计一个电路，使两个数码管显示112的十二进制计数，两个数码管显示059的六十进制计数。目的：进一步了解多位数码管的扫描显示原理，自己设计12进制和60进制。了解用Verilog HDL设计8选1数字选择器的方法。设计显示电路。原理图：十二进制原理图:六十进制原理图:仿真图：设计题目 数字频率计一设计要求设计一个能测量方波信号频率的频率计，测量的结果用十进制数显示，测量的频率范围是1-100kHz，分成两个频段，即1-999Hz,1-100kHz，用三位数码管显示测量的频率，用LED显示表示单位，如亮绿灯表示Hz,亮红灯表示kHz。具有自动校验和测量两种功能，即能用标准时钟校验测量精度。具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。二设计思路及原理脉冲信号的频率就是在单位时间内所产生的脉冲个数，起表达式f=N/T,f为被测信号的频率；N为计数器所累计的脉冲个数；T为产生N个脉冲的时间，所以在1s时间内计数器所记录的结果，就是被测信号的频率。此设计问题可分为测量/校验选择模块，计数器模块，送存选择/报警电路模块，锁存器模块和扫描显示模块几部分。测试/校验选择模块的输入信号为：选择信号select，被测信号meas，测试信号test，输出信号为CP1。当select=0时，为测量状态，CP1=meas；当select=1时，为校验状态， CP1=test。校验信号与测量共用一个电路，只是被测量信号 CP1不同而已。设置1s定时信号（周期为2s），在1s定时时间内的所有被测信号送入计数器输入端。计数器对CP1信号进行计数，在1s定时时间结束后，将计数器的结果送锁存器锁存，同时将计数器清零，为下一个采样的测量做好准备。设置量程档控制开关K，单位显示信号Y，当K=0时，为1-999Hz量程档，数码管显示的数值为被测信号的频率值，Y显示绿色，即单位为Hz；当K=1时，为1-100kHz量程档，被测信号频率为数码管显示数值乘1000，Y显示红色，即单位为kHz。设置超出量程档测量范围示警信号alert，计数器由六级十进制计数构成。若被测信号频率小于1kHz,则计数器只进行三级十进制计数，最大显示值为999Hz，如果被测信号频率超出此范围，示警信号驱动灯光，扬声器报警；若被测信号为1-100kHz，计数器进行六位十进制计数，取第三四五位，最大显示值为99.9kHz，如果被测信号频率超出此范围，则报警。 设计方案1. 电路框图2.总体电路图3.各部分电路图及功能说明3.1二分频电路功能说明：输入为1HZ，输出平率为0.5HZ。3.2测量校验信号选择电路功能说明：CP1为脉冲信号输入端给0.5Hz的输入脉冲，select为选择控制端当select为1时，选择test为输入信号，即CP1得到的是校验信号。当select为0时，选择的是meas的输入信号，即待测量的信号输入，CP1得到的是测量信号。 3.3计数器电路功能说明:本块电路使用了6块74160的十进制计数器。其中从左起的前五块74160为计数器功能，最后一块提供高位报警的信号输出。在作为计数器的五块74160中，从左起的前三块实现的是1-999Hz的计数及数据的输出；后两块74160是实现高位1-100kHz的计数及数据的输出。所以当选择1-999Hz量程的时候，如果超出该范围，必然后三块74160会有高电平输出，所以用后四五两块的8个数据输出端的或门组合形成低位报警的信号输出。当高位超出量程时，最后一块的74160会有进位计数，即有高电平的输出，所以用其输出端的或门实现高位报警的功能。3.4选存/报警电路（1）报警电路：（2）选存电路：功能说明：（1）选存：BUSMUX模块是总线的数据选择器，WIDTH=4即实现四总线的选择输入。当SEL=0时，选择dataa总线输入，当SEL=1时，选择datab总线输入，SEL由开关K控制。 （2）报警：K为0，即量程为0-999HZ，当信号超过999HZ而小于100KHZ时，第四五块计数器输出端必有高电平，经或门输出仍为高电平，它与K非相与然后经过一个或门输出仍为高电平，报警；K为0，当信号超过99.999KHZ时，第六块计数器会有高位输出，经过2个或门仍然为高电平，报警；当K为1，即量程为小于100KHZ，当超过量程，第六块计数器会有高位输出，经过2个或门仍然为高电平，报警。3.5锁存器电路功能说明：本电路用两个74273，它是由4个D触发器构成的，上一数据选择电路的数据从D0-D11输入到74273中存储。当CLK有脉冲时，数据从C1-C12输出。所以实现了数据的保存和输出。3.6扫描与显示电路（1）扫描电路：（2）显示电路：功能说明： Mux8_1A模块是用作选择数据的，上一层的锁存电路中的数据由三条总线输入，再从q1-q3输出到7448，译码后完成7段码显示。另一部分由74160和3线8线译码器组成，用来控制显示器的轮流开关的。CLKD是输入扫描的频率，当扫描的频率大于200Hz时，超出了人眼睛的识别惯性范围，即可以在显示器上显示出稳定的数字。MS2引脚与控制开关相与，实现的是小数点的控制。管脚分配表如下： EPF10K10管脚分配表外部器件管 脚外部器件管 脚 数码管 (16) 七段信号A83 数据开关 (14)高低电平(自锁)K127B81K228C80K329D79K435E78K536F73K637G72单脉冲K738H71K839位信号MS1-MS8170 高低电平(上/下)K952269K1053367K1154466K1258565K1359664K1460762 861发光二极管 (16)AD558 D7 L1164*4键盘 ( 8 )V12*D6 L217V244*D5L318V384*D4L419V447D3L521H148D2L622H249D1L723H350D0L824H451 TLC549LOADL911DINL1010蜂 鸣 器FM30CLKL119时钟信号CP142*RS232RL128CP201*TL137CP343*MAX7219CLKL146DATAL155CSL163AD558CS 25结论感受通过EDA实验让我们对数字电路系统有了一个更直观的理解与感受， 通过前面的六个实验让我充分地掌握了Quartus II的基本操作和数字系统的绘制，在此过程中我们掌握了元件的生成和数字系统的显示以及各种计数器的使用。同时通过频率计的设计我们更是了解了数字系统设计的不易，以及对各个模块的深入了解与掌握。在此过程我们相互讨论每个系统模块的组成以及连接，有时会为了编译是的一个小错误花费了大量的时间作修改，有时甚至编译通过但结果仍然不对的情况，我们通过相互讨论和请教一一将其解决，这其中的成就感十分令我感到高兴，这使我对每个细节更加的理解。同时通过这次实验课程，我们学到了书本内容以外的动手设计部分并且明白了理论和实践的差距以及实践出真知的道理，这将对我以后的学习产生十分积极的影响，我相信通过这次实验使得我会在以后更加努力学习更多的知识并实践它。 主要参考文献：1李国丽,xx. 电子技术实验指导书M.合肥：中国科技大学出版社，20002王金明编,杨吉斌. 数字系统设计与Verilog HDLM.北京：电子工业出版社，20023潘松,黄继业. EDA技术实用教程M.北京：科学出版社，20024董守田,张志杰,欧阳斌林. 基于JK2技术的数字系统的设计J.东北农业大学学报.34(3):254-257 合肥工业大学课程设计任务书设计题目EDA与数字系统课程设计主要内容了解各种PLD器件的基本结构，掌握MAX+Plus2的使用方法，用图形输入法和Verilog HDL完成规定的基本练习题，在此基础上完成一个数字系统设计题的设计、仿真、下载（FPGA实现）。应收集的资 料1.EDA与数字系统设计李国丽 xx 栾铭主编2.数字电子技术基础 阎石主编设计进度计划讲课： EDA简介 实验一：Max+Plus2使用练习，完成一个简单门电路的图形设计输入、编译、仿真、管脚分配、下载。（4学时）实验二：图形设计输入3-8译码器, 同步十进制加法计数器、同步六十进制计数器。用六十进制计数器制作十二进制计数器（0112），二十四进制计数器（0023）和百进制计数器。设计输入、编译、仿真、管脚分配、下载。（8学时）实验三：完成以上实验的Verilog HDL设计输入。（4学时）实验四：完成扫描显示1-4-1，1-4-2。 （4学时）讲课：布置一个数字系统设计题，讲解设计要求、原理框图、设计提示。方案设计、设计调试、下载验证。（12学时）设计考核验收，写课程