数字逻辑-节拍发生器.doc

武汉理工大学数字逻辑课程设计说明书学 号： 0120810340113课 程 设 计课程名称数字逻辑题 目节拍电位发生器学 院计算机科学与技术学院专 业计算机科学与技术班 级0801班姓 名赵旭林指导教师王莹2010年06月24日目 录一、课程设计任务书 - 2二、实验要求和注意事项 - 3三、集成电路名称及引脚编号 - 4 四、逻辑电路设计 - 5五、实验调试 - 7六、实验结果 - 9七、设计总结 - 10八参考文献 - 10数字逻辑课程设计 -节拍电位发生器一、课程设计任务书学生姓名 赵旭林 学生专业班级 计算机0801指导教师 王莹 学院名称 计算机科学与技术学院一、 题目：节拍电位发生器。节拍电位发生器由同步时序逻辑电路和组合逻辑 电路构成。节拍电位输出：W3Y1Y0，W2Y1Y0，W1Y1Y0，W0Y1Y0。原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、非门 ( 74 LS 04 )，设计节拍电位发生器。二、要求完成设计的主要任务如下： 1能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。2使用同步时序逻辑电路的设计方法，设计节拍电位发生器。写出设计中的三个过程。画出课程设计图。3根据74 LS 74、74 LS 08、74 LS 04集成电路引脚号，在设计好的节拍电位发生器电路图中标上引脚号。4在试验设备上，使用74 LS 74、74 LS 08、74 LS 04集成电路连接、调试和测试节拍电位发生器电路。三、课程设计进度安排：序号课 程 设 计 内 容所用时间1设计节拍电位发生器电路1天2电路连接、调试和测试3天3分析总结设计，撰写课程设计1天合计5天指导教师签名： 2010年 月 日系主任（责任教师）签名： 2010年 月 日二、实验要求和注意事项一、设计要求1、设计阶段 能够运用数字逻辑的理论和方法，正确设计时序逻辑电路，步骤完整，设计正确。2、准备阶段能够正确，整洁画出时序逻辑电路和组合逻辑电路图；正确标出集成电路引脚。3、实验阶段 能够正确连接时序逻辑电路和组合逻辑电路；能够分析和解决在实验中碰见的问题；解决问题的思路和方法正确；实验结果满足课程题目要求。二、注意事项1、对于自己的设计题目，使用在实验中使用的集成电路。如果你缺某个型号的集成电路，找实验室老师索取。2、你的课程设计完成以后，把实验板、集成电路、导线等实验设备，如数交给实验室。三、时间安排1、星期一、星期二，设计。2、星期三、星期四，连线、调试。3、星期五，上午8：00开始验收。地点：实验中心3楼。1班：王莹老师2班：刘传文老师3班：杨青老师三、集成电路名称及引脚编号74LS74真值表 74LS74 内部触发器与引脚连线74LS08 内部触发器与引脚连线 74LS04 内部触发器与引脚连线四、逻辑电路设计第一步，画出状态图和状态表节拍信号发生器状态图01/001000/000111/100010/0100节拍信号发生器状态表现态次态输出Y1Y0Y1(n+1)Y0(n+1)W0W1W2W3000 10001011100101110100010000100第二步，确定激励函数和输出函数激励函数和输出函数的真值表Y1Y0D1D0W0W1W2W3000 10001011100101110100010000100激励函数卡诺图如下:输出函数卡诺图如下：从图得出激励函数和输出函数表达式为D1=Y0，D0=Y1W3Y1Y0，W2Y1Y0，W1Y1Y0，W0Y1Y0第三步，画出逻辑电路图。根据激励函数和输出函数表达式，逻辑电路图如下图所示。五、实验调试1刚开始处理实验时，虽然正确的画出了状态转移真值表，但是由于需要连接的导线比较多，在第一次连线时不仔细，连接发生错误，输出结果错误，重新连线。2第二次连线的时候由于吸取了其他同学的教训，事先先检查了芯片是否有用，发现全部可用，继续连线。在这次的连线中，每连接完一根导线就在电路图上做上标记，以防重复连接和漏连。连线的时候还应该注意导线应该插紧，否者在后续的连接中很容易松动脱离，或者发生实验输出结果不正确。3电路连接完成，打开CP脉冲，发现只有W0有信号输出，显示屏上显示为1，剩下的W3、W2、W1全显示0，不发生变化。调试了很久，结果还是这样。最后在将电路图中两片74LS74D触发器的引脚10接上电平，结果输出W3、W2、W1、W0在时钟脉冲CP按照1000、0100、0001、0010的循环跳动，符合预期结果。此时电路图如下所示（其中两个D触发器上的PR端即74LS74芯片上的10号引脚接电平）： 4.虽然这样得到了正确的实验结果，但并不清楚实验原理。在给老师检查后，老师指出了问题所在：因为刚开始接的图没有把芯片接地，导致电路不能构成回路，后面将PR端连上电平后，电路能构成回路，所以能得到正确答案。因此可以简化电路得(其中的GND即为74LS74上的7号引脚)： 5.由于电路板老化，实验结果有时候会出现难以预料的结果。六、实验结果时间脉冲CP的作用下，Y0、Y1的初始状态为0 0 实验结果输出W3、W2 、1 、W0和真值表输出一致，随着时间脉冲的变化而发生相应的变化，具体输出结果如下图： 输出结果表现态输出Y1Y0W0W1W2W3000001010010111000100100七、设计总结1.数字逻辑是一门实践性很强的学科，在连接电路的时候需要处理大量的导线和芯片，连错一根导线就有可能导致实验结果的不准确，因此在连线的过程中注意力应该高度集中，每根导线都应该清楚的知道连接的引脚，最好在每连接完一根导线的时候在电路图上标上记号，以防重复连接或者漏连。2.在连接导线之前，应该仔细分析题目的要求，明白所做实验的目的，然后按照要求，遵循步骤，一步一步的求出实验的结果，画出所要求的电路图。3.在做课程设计的过程中难免会出现这样那样的问题，因此要保持良好的心态，在遇到问题时应该仔细想问题的起因及解决方法，不能想都不想就直接放弃或者问人，这样就失去了做报告的意义，因为在解决问题的过程中可以发现很多以前忽视的问题。