三输入或门版图设计

精品文档课程设计三输入或门设计学生姓名： 学 院： 专业班级： 专业课程： 集成电路设计基础 指导教师： 年 月 日1欢迎下载。课程设计成绩评定标准及成绩序号评审项目指 标满分评分1工作态度遵守纪律，学习认真；作风严谨，踏实肯干。 5分2工作量按期圆满完成规定的任务，难易程度和工作量符合要求。 20分3出勤情况全勤： 得10分10分有迟到、早退、请假现象： 得8分旷课1天： 得5分旷课2天： 得2分旷课超过2天： 得0分4设计、实验方案能灵活运用相关专业知识，有较强的创新意识，有独特见解，设计有一定应用价值。30分5实验技能动手能力强，能独立完成安装、调试等实际操作，能解决设计及实验过程中出现的问题。10分6小组表现注重团队合作，在小组中表现突出，对设计方案的制定及选取起主要作用，在实验操作过程中，承担主要执行者。5分7设计报告质量报告结构严谨合理；文理通顺，技术用语准确，符合规范；图表完备、正确，绘图准确、符合国家标准；。20分合 计评语：等 级： （优秀、良好、中等、及格、不及格）评阅人： 职称： 日 期： 年 月 日目录1 绪论11.1设计背景11.2版图设计方法21.3设计目标22 三输入或门电路22.1电路结构22.2三输入或门电路仿真42.3三输入或门电路的版图绘制42.4三输入或门版图电路仿真102.5LVS检查匹配103 总 结12参考文献132欢迎下载。1 绪论1.1设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具1。国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。在众多的CAD工具软件中，Spice程序是精度最高、最受欢迎的软件工具，tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案2。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。虽然SPICE开发至今已超过20年，然而其重要性并未随着制程的进步而降低。就国内的设计环境而言，商用的SPICE模拟软件主要有Hspice、Pspice、SBTspice、SmartSpice与Tspice等。HSpice是Spice程序应用在PC上的程序，它的主要算法与Spice相同。由于HSpice A/D程序集成了模拟与数字电路的仿真运算法，它不仅可以仿真单一的模拟电路或数字电路，而且可以有效、完善地仿真模拟和数字混合电路。经过多年的改版，HSpice A/D以其强大的功能及高度的集成性而成为先进最受欢迎的电路仿真软件。1.2版图设计方法可以从不同角度对版图设计方法进行分类。如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。而对于全定制设计模式，目前有3种CAD工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。对于两极运算放大器版图设计的例子，采用的是Tanner公司的LEdit软件2。这是一种广泛使用在微机上的交互图形编辑器。设计者将手工设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。因而此方法也被分类成手工设计方法。因为手工设计方法不可避免的会产生误会，因此，必须在版图编辑后进行版图验证。版图验证包括设计规则检查DRC (a design rule checker)、电学规则检查ERC(a electrics rule checker)、版图参数提取LPE(layout parameter extraction)、版图和原理图对照检查LVS(layout vs schematic)。当然这些验证LEdit就可以完成。1.3设计目标1.用MOS场效应管实现三输入或门电路。2.用tanner软件中的原理图编辑器S-Edit编辑三输入或门电路原理图。3.用tanner软件中的W-Edit对三输入或门电路进行仿真，并观察波形。4.用tanner软件中的L-Edit绘制三输入或门版图，并进行DRC验证。5.用W-Edit对三输入或门的版图电路进行仿真并观察波形。6.用tanner软件中的layout-Edit对三输入或门进行LVS检验观察原理图与版图的匹配程度。2 三输入或门电路 2.1电路结构 用CMOS实现三输入或门电路，PMOS和NMOS管进行全互补连接方式，栅极相连作为输入，电路上面是三个PMOS并联，PMOS的漏极与下面NMOS的漏极相连接反相器作为输出，POMS管的源极和衬底相连接高电平，三个NMOS管的源极与衬底相连接低电平，原理图如图1三输入或门电路原理图所示。图1 三输入或门电路原理图其工作原理为：当A=0,B=0,C=0时，Y=0； 当A=0,B=0,C=1时，Y=1；当A=0,B=1,C=0时，Y=1； 当A=0,B=1,C=1时，Y=1；当A=1,B=0,C=0时，Y=1； 当A=1,B=0,C=1时，Y=1；当A=1,B=1,C=0时，Y=1； 当A=1,B=1,C=1时，Y=1；即当输入A,B,C都为0时，与其相连的PMOS管导通，与其相连的NMOS管截止，与GND相连的NMOS导通，输出为GND的值；当输入A=0，B=0，C=1时，与C相连的NMOS管导通，输出为C的值；当输入A=0，B=1，C=0时，与B相连的NMOS管导通，输出为B的值；当输入A=0，B=1，C=1时，与B,C相连的NMOS管导通，输出为B或者C的值；当输入A=1，B=0，C=0时，与A相连的NMOS管导通，输出为A的值；当输入A=1，B=0，C=1时，与A,C相连的NMOS管导通，输出为A或者C的值；当输入A=1，B=1，C=0时，与A,B相连的NMOS管导通，输出为A或者B的值；当输入A=1，B=1，C=1时，与A,B,C相连的NMOS管导通，输出为A或者C或者B的值。2.2三输入或门电路仿真给三输入或门的输入加激励，高电平为Vdd=5V，低电平为Gnd，并添加输入输出延迟时间，进行仿真，并输出波形；波形图如下图2三输入或门电路输入输出波形图所示。图2 三输入或门电路输入输出波形图2.3三输入或门电路的版图绘制用L-Edit版图绘制软件对三输入或门电路进行版图绘制，同时进行DRC验证，查看输出结果，检查有无错误；基本操作步骤是：（1）打开此程序。（2）另存新文件：选择 FileSave As。（3）取代设定：选择FileReplace Setup命令，单击右侧的Browser，选择C:UserszclDocumentsTanner EDATanner Tools v13.0L-Edit andLVSSPRLightsLayoutlights.tdb文件，然后点击ok，会出现警告，按确定钮。（4）绘制PMOS和NMOS：先绘制N Well图层，再绘制Active图层,然后绘制P Select图层，然后绘制Poly图层，然后绘制Active Contact 图层，最后绘制Metal1 图层pmos和nmos绘制结果如图3pmos绘制图和图4nmos绘制图所示。图3 pmos绘制图图4 nmos绘制图（5）绘制pmos和nmos组件：绘制方法同绘制pmos和nmospmos相同，pmos和nmos组件绘制结果如图5pmos和nmos组件绘制图所示。图5 pmos和nmos组件绘制图（6）编辑或门及连接栅极Poly：新建cell 命名为or，在组件列表中选择绘制的组件进行或门编辑。将放置的组件在or中按位置放置好，然后根据逻辑关系绘制连接栅极的多晶层。由于电路的pmos 与nmos 的栅极极是要相连的，故直接以Poly图层将pmos 与nmos 的Poly 相连接，绘制出Poly，绘制后进行DRC检查，如图6连接栅极Poly图所示。图6 连接栅极Poly图（7）连接源漏极：电路的nmos 漏极与pmos 漏极是相连的，则以Metal1 连接即可，利用Metal1 将图中的nmos 与pmos 的右边扩散区有接触点处相连接，绘制Metal1，绘制后进行DRC检查，如图7连接源漏极图所示。图7 连接源漏极图（8）绘制电源线和地线：由于电路需要有Vdd 电源与GND 电源，电源绘制是以Metal1图层表示，利用Metal1 将图中pmos 上方与nmos 下方各绘制一个电源图样，绘制后进行DRC检查，如图8绘制电源线和地线图所示。图8 绘制电源线和地线图（9）加入Vdd 与GND 节点名：单击工具栏中插入节点按钮，再到编辑窗口中用鼠标左键拖曳出一个与上方电源图样重叠的方格后，将出现Edit Object(s)对话框，在On文本框中选中Metal1层，在Port name 文本框中输入节点名称为Vdd，在Text Alignment 选项组中选择文字相对于框的位置的右上方，单击“确定”按钮,同样的方法标出GND。(10)接电源线与地线：将电源线与地线和pmos，nmos，guardpmos，guardnmos 连接起来，完成后DRC检查如图9连接电源线与地线图所示。图9 连接电源线与地线图（11）接或非门和反相器：先绘制反相器输入端口，先在编辑窗口空白处进行编辑，先绘制Poly Contact 图层，再绘制Poly 图层，接着绘制Metal1 图层使之重叠于Poly Contact 图样上，最后将此输入端口图形群组起来，在Group CellName 文本框中输入名称portA，之后单击OK 按钮。将portA移至反相器输入端，连接非门和反相器，DRC检查，如图10连接或非门和反相器图所示。图10 连接或非门和反相器图（12）入输入端口：先绘制Poly Contact 图层，再绘制Poly 图层，接着绘制Metal1 图层使之重叠于Poly Contact 图样上，接着在Metal1 上要绘制Via 图层，Via 图层是用来连接Metal1 图层与Metal2 图层的接触孔，接着绘制Metal2 图层，它要与图层Via 与Metal1 重叠，DRC检查端口如图11端口图所示。图11 端口图（13）端口图形群组起来，先选中组合区域部分，再选择DrawGroup 命令，会出现Group 对话框。在Group CellName 文本框中输入名称portA，之后单击OK 按钮。将port A 部分移至与非门栅极的位置当成输入端口，结果如图所示。注意，在放置时Metal1 与Metal1 之间要距离3 个格点以上，并要以设计规则检查无误才可，复制port A 放置到另一个输入端口，通过R键来旋转portA，最后DRC检查，如图12加入输入端口图所示。图12 加入输入端口图（14）在port A 组件上加入节点名称作为输入点，需利用加入节点按钮。再在Layers 面板的下拉列表中选择Metal2 选项，使Metal2 图样被选取，再到编辑窗口中用鼠标左键拖曳出一个与port A 组件的Metal2 图样重叠的方格后，会出现Edit Object(s)对话框，在Port name 文本框输入输入端口名称为A，在Text Alignment 选项组选择文字相对于框的位置的左边，再单击“确定”按钮，同样的方法标出B和C输入端口，如图13加入节点名图所示。图13 加入节点名图（15）加入输出端口：与门有一个输出端口，先绘制Via 图层，在反相器的Metal1 图层上画出横向两格、纵向两格的方形，接着绘制Metal2 图层，它要与Via 与Metal1 图层重叠，进行DRC检查。将绘制的输出端口取名为F，要利用加入节点按钮。再在Layers 面板的下拉列表中选择Metal2 选项，使Metal2 图样被选取，再到编辑窗口中用鼠标左键拖曳出一个与刚绘制的Metal2 图样重叠的方格后，出现Edit Object(s)对话框，在Port name 文本框中输入输入端口名称“F”，在Text Alignment 选项组中选择文字相对于框的位置的右边，再单击“确定”按钮，如图14加入输出端口图所示。图14 加入输出端口图至此，一个三输入或门完成版图绘制，版图及版图截面图如图15三输入或门电路版图及DRC验证结果图和图16三输入或门版图截面图所示。图15 三输入或门电路版图图16 三输入或门电路版图截面图2.4三输入或门版图电路仿真对已设计完成的三输入或门版图电路进行仿真，添加激励、电源和地，观察输入输出波形，输入输出波形如图17三输入或门电路版图输入输出波形图所示。图17 三输入或门电路版图输入输出波形图三输入或门电路的版图仿真波形与原理图的仿真输出波形基本一致，并且符合输入输出的逻辑关系，电路的设计正确无误。2.5LVS检查匹配三输入或门电路进行LVS检查验证，首先添加输入输出文件如图18电路图网表图和19版图网表图所示，选择要查看的输出，观察输出结果检查三输入或非门电路原理图与版图的匹配程度。首先导入网表，如图20导入网表图所示，输出结果如图21电路LVS检查匹配图所