实验一-QUARTUS-II入门和分频器设计.doc

实 验 报 告课程名称 EDA技术与VHDL设计 实验项目 Quartus II 入门 实验仪器 计算机、Quartus II 系 别 信息与通信工程学院 专 业 电子信息工程 班级/学号 电信1201 / 2012010970 学生姓名 张宗男 实验日期 成 绩 指导教师 实验一 QUARTUS II入门和分频器设计一、实验目的1 掌握QUARTUS II工具的基本使用方法；2 掌握FPGA基本开发流程和DE2开发板的使用方法；3 学习分频器设计方法。二、实验内容1运用QUARTUS II 开发工具编写简单LED和数码管控制电路并下载到DE2 实验开发板。2在QUARTUS II 软件中用VHDL语言实现十分频的元器件编译，并用电路进行验证，画出仿真波形。三、实验环境1软件工具：QUARTUS II 软件；开发语言：VHDL；2硬件平台：DE2实验开发板。四、实验过程1设计思路（1）、18个开关控制18个LED灯，通过低位四个开关的10控制LED灯上7段灯的显示（2） 、实现10分频IF(count=1001) THEN count=0000;clk_temp=NOT clk_temp;达到9的时候，把“0000”给到cout,然后clk_temp 信号翻转，从而实现10分频。2VHDL源程序（1）、LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY e_zhangzongnan ISPORT(SW :IN STD_LOGIC_VECTOR(0 TO 17); HEX0 :OUT STD_LOGIC_VECTOR(0 TO 6); LEDR :OUT STD_LOGIC_VECTOR(0 TO 17);END e_zhangzongnan;ARCHITECTURE Behavior OF e_zhangzongnan ISSIGNAL temp :STD_LOGIC_VECTOR(0 TO 3);BEGINLEDR=SW;temp(3)=SW(0);temp(2)=SW(1);temp(1)=SW(2);temp(0)HEX0HEX0HEX0HEX0HEX0HEX0HEX0HEX0HEX0HEX0HEX0=1001000;END CASE;END PROCESS;END Behavior;（2）、LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY f_zhangzongnan ISPORT(clk: IN STD_LOGIC; clk_div10: OUT STD_LOGIC); END ENTITY f_zhangzongnan;ARCHITECTURE rtl OF f_zhangzongnan IS SIGNAL count: STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL clk_temp: STD_LOGIC; BEGIN PROCESS(clk) BEGINIF(clkevent AND clk=1) THEN IF(count=1001) THEN count=0000;clk_temp=NOT clk_temp;ELSEcount=count+1; END IF;END IF;END PROCESS;clk_div10= clk_temp;END ARCHITECTURE rtl;实验结果分析（1）、能够实现相应的功能。（2）、从波形图可以看出，能够实现10分频。六、实验总结 通过这次实验，我对QUARTUS的新建，输