数字电子技术基础试卷.doc

考生信息栏 院（系） 班级 姓名 学号 装订线考生信息栏 院（系） 班级 姓名 学号 装订线一、填空题（共20分，每空1分）1由D触发器转换为T触发器时，则转换电路D= 。在JK触发器中，当J=K=1时，可实现 功能。 2.将二进制数1101010转换成十进制数是 _，十六进制数是_。3. A/D转换器的主要参数有 ， 。 4n个触发器构成的二进制计数器，其计数的最大容量是_。5对于一个8位D/A转换器，若其最小输出电压增量为0.02V，试问当输入代码为01001111时，输出电压VO= V，若其分辨率用百分数表示时，则为 。6、构造一个模6计数器需要_个状态，_个触发器。7TTL电路在正逻辑系统中，输入悬空相当于输入_（高或低）逻辑。8将模拟电压转换成数字信号需经过_、_、_和_四个步骤，采样频率至少是模拟信号最高频率分量的_倍。9施密特触发器具有 现象，又称 特性；单稳触发器最重要的参数为 。二、选择题（共20分，每小题2分）1附图2.1所示是某组合逻辑电路的输入、输出波形，该组合逻辑电路的逻辑表达式为（ ）。ABC D. 2附图2.2所示是主从型JK触发器，当J、K端及、端均为高电平或悬空时，触发器完成的功能是 （ ）。A计数B置1C置0 D.保持 附图2.1 附图2.23以下表述正确的是 ( ) A）组合逻辑电路和时序逻辑电路都具有记忆能力。 B）组合逻辑电路和时序逻辑电路都没有记忆能力。 C）组合逻辑电路有记忆能力，而时序逻辑电路没有记忆能力。 D）组合逻辑电路没有记忆能力，而时序逻辑电路有记忆能力。4.如图所示TTL电路中逻辑表达式为Y=A+B的是5555定时器构成的非稳态多谐振荡器的输出脉冲的周期是（ ） A） B） C） D）6已知函数，则其反函数为（ ） A） B） C） D）7、 引起组合逻辑电路中竟争与冒险的原因是（ ）A、逻辑关系错； B、 干扰信号； C、电路延时； C、电源不稳定。8一个8位T型电阻网络数模转换器，V，当输入数字量d7d0为10100000时，输出电压为（ ）V。A6B6.25C7.25 D.09. 逻辑数F=A+A+B，当变量的取值为（ ）时，将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=010. 时序逻辑电路中一定是含（ ）A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器三、将下列函数简化为最简与或式（共 8 分，每题 4 分） F(A,B,C,D)=m(0,2,4,5,6,7,12)+ d(8,10) 考生信息栏 院（系） 班级 姓名 学号 装订线四、电路分析与设计（共52分）1、画出如图所示各触发器在时钟脉冲作用下输出端的电压波形。设所有触发器的初始状态皆为Q = 0。（8分） 试卷 共 8 页 第5页2十进制计数器T4160构成的计数器电路如图所示，试分析该电路是几进制计数器，画出状态转换图。T4160的功能表见下表。（6分）考生信息栏 院（系） 班级 姓名 学号 装订线3、分析下图时序电路的逻辑功能，写出电路驱动方程和状态方程，并画出状态转换图。（8分）4、试用八选一数据选择器实现逻辑函数（10分） A1A0STD0 D1 D2 D3 D4 D5 D6 D78选1 MUXYA25、用3线8线译码器74LS138实现下列函数：（要求写出变换过程）（8分） 6.（12分）由555定时器，三位二进制加计数器，理想运算放大器A构成如图所示电路。设计数器初始状态为000，且输出低电平VOL=0V，输出高电平VOH=3.2V，Rd为异步清零端，高电平有效。1 说明：虚框（1）、（2）部分各构成