2006EDA考试卷答案A.doc

一、填空题20分（每空1分）1CPLD的基本结构是由 可编程逻辑宏单元 、可编程I/O控制模块和可编程内部连线等三部分组成。2设计项目的仿真包括 时序仿真 和 功能仿真 两种。3用VHDL语言的结构体可采用 数据流描述、行为描述、结构描述 等三种方式。4CPLD中的逻辑单元是大单元，适合 逻辑型 系统；FPGA的逻辑单元是小单元，适合 数据型 系统。5 MAXPLUSII支持的设计输入方法有 图形输入法 ， 文本输入法 ， 波形输入法 。6VHDL实体部分的端口模式用来说明信号的流动方向，共有 IN 、 OUT 、 INOUT 、 BUFFER 等四种类型。7VHDL语言设计文件的扩展名为 VHD ；波形输入文件的扩展名为 WDF ；仿真通道文件的扩展名为 SCF ；二、名词解释10分（每题5分）1 EDA技术电子设计自动化（EDA，Electronics Design Automation）。EDA技术是现代电子信息工程领域的一门新技术，它是在先进的计算机工作平台上开发出来的一整套电子系统设计的软硬件工具，并提供了先进的电子系统设计方法。 2边界扫描技术边界扫描测试技术（Boundary Scan Testing，BST），主要用于解决可编程逻辑器件芯片的测试问题。这种测试可在器件正常工作时捕获功能数据。器件的边界扫描单元能够迫使逻辑追踪引脚信号，或是从引脚或器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移入边界扫描单元，捕获的数据串行移出并在器件外部同预期的结果进行比较。三、简答题20分（每题5分）1 简述的MUX+PLUS的设计流程？2 简述定时分析器的三种模式及作用。答：MAX+PLUS的定时分析器用来分析器件引脚及内部节点间的传输路径延时、时序逻辑的性能（最高工作频率、最小时钟周期）及器件内部各种寄存器的建立/保持时间。3 简述采用时序仿真MUX+PLUS的集成编译环境包括那些功能？答：MAX+PLUSII为设计提供了一个集成编译器环境，在集成编译器中可进行网络表提取、数据库编码、逻辑综合、分割、适配、定时时间提取、汇编等功能。4信号和变量的区别？答：信号变量赋值符号=:=功能电路的内部连接内部数据交换作用范围全局，进程和进程之间的通信进程的内部行为延迟一定时间后才赋值立即赋值共 5 页 第 2 页20062007学年第 1 学期 EDA技术与应用课程考试卷 四、判断下列程序是否有错误，如有则指出错误所在，并给出完整程序。（10分）（10分）LIBRARYieee;USEieee.std_logic_1164.ALL;USEieee.std_logic_arith.ALL;USEieee.std_logic_unsigned.ALL;ENTITY cfd_1 ISPORT (cp，d :INstd_logic;q，nq :OUTstd_logic);END cfd_1;ARCHITECTURE ar_01 OF dee_1 IS | cfd_1;BEGINPROCESS(q ) |（cp，d）BEGINIF cpevent AND cp=1 THENq ：= d; | =nq = NOT d; END ; | END IFEND PROCESS;END ar_22; | ar_01五、解释程序 （15分）要求：1 解释带有下划线的语句。（10分）2 画出该程序的原理图符号。（3分）3说明该程序逻辑功能。（2分）LIBRARYieee; 定义库 USEieee.std_logic_1164.ALL;USEieee.std_logic_arith.ALL; 定义程序包 USEieee.std_logic_unsigned.ALL;ENTITY wef_1 IS 定义一个名为wef_1的实体 PORT (a，cp :INstd_logic; 2个 1位输入端口 y0，y1，y2: OUTstd_logic 3个 1位输出端口 );END wef_1;ARCHITECTURE ar_2 OF wef_1 IS 定义结构体名为ar_2 共 5 页 第 3 页SIGNAL q1，q2 :std_logic;BEGINPROCESS(cp) 进程语句，敏感信号为cp BEGIN IF cpevent AND cp=1 THEN 如果cp脉冲的上升沿到来 q2=q1;q1=a;END IF;END PROCESS;y0=q1 AND NOT q2;y1=NOT q1 AND q2; 定义输出信号y1 y2D D D D D D D D = 10000000; end case; end process; end Dec138_arch;2 已知电路原理图如下，请用VHDL语言编写其程序（15分）library ieee;use ieee.std_logic_1164.all;ENTITY mux21 is port(ai,bi,ci:in bit; si,co:out bit);end mux21;architecture one of mux21 is sin