教学课件PPT MCS-51单片机的硬件结构与工作原理.ppt

第二章mcs 51单片机的硬件结构与工作原理 主要内容 1 mcs 51单片机组成 结构 引脚功能 2 并行i o端口结构3 储器组织与操作4 mcs 51单片机的中断系统1 中断系统概述2 中断的处理过程 重点理解 1 mcs 51系列单片机存储器结构特点2 单片机特殊功能寄存器的作用3 不同场合下单片机引脚的复用功能4 单片机的位处理功能及其作用 一 mcs 51单片微机的硬件组成 第一节mcs 51单片机的基本组成 中央处理单元cpu 8位 2 只读存储器rom大小 无 4k 8k 16k 32k 64k 作用 存储应用程序 数表种类 掩膜rom eprom eeprom flashrom3 随机存取器ram大小 128b 256b 512b 作用 程序运行中存储工作变量和数据 4 并行输入 输出口i o 32线 系统总线 扩展外存 i o接口芯片5 串行输入 输出口uart 二线 串行通信 扩展i o接口芯片 6 定时 计数器t 16位增量可编程 它与cpu之间各自独立工作 当它计数满时向cpu中断7 时钟电路fosc 分为内部振荡器 外接振荡电路8 中断系统 五源中断 两级优先 可编程进行控制 8位的cpu 内部ram 共256个单元 内部rom 4k字节rom 2个16位的定时 计数器 4个8位的并行i o口 一个全双工串行口 5个中断源的中断系统 时钟电路 产生时钟脉冲序列 二 mcs 51单片机的内部结构 三单片机引脚功能 p3口的第二功能 vcc vss xtal2xtal1 rst p0 0p0 1p0 2p0 3p0 4p0 5p0 6p0 7 p1 0p1 1p1 2p1 3p1 4p1 5p1 6p1 7 p2 7p2 6p2 5p2 4p2 3p2 2p2 1p2 0 ale p3 0p3 1p3 2p3 3p3 4p3 5p3 6p3 7 2 振荡电路 xtal1 xtal2 3 复位引脚 rst 4 并行口 p0 p1 p2 p3 7 ale 地址锁存控制信号 1 电源线 vcc 5v vss 地 四 振荡器 时钟电路及时序 1 时钟电路mcs 5l单片机内部有一个用于构成振荡器的高增益反相放大器 引脚xtall和xtal2分别是反相放大器的输入端和输出端 由这个放大器与作为反馈元件的片外晶体或陶瓷谐振器一起构成了一个自激振荡器 如图2 4所示 这种方式形成的时钟信号称为内部时钟方式 图2 5所示 为外部时钟方式 一般使用 2 有关单片机cpu的时序 1 振荡周期 指为单片机提供定时信号的振荡源的周期 若为内部产生方式时 为石英晶体的振荡周期 2 时钟周期 也称为状态周期 用s表示 时钟周期是计算机中最基本的时间单位 在一个时钟周期内 cpu完成一个最基本的动作 mcs 51单片机中一个时钟周期为振荡周期的2倍 3 机器周期 完成一个基本操作 例如 取指令 存储器读 存储器写等 所需要的时间称为机器周期 mcs 51的一个机器周期含有6个时钟周期 4 指令周期完成一条指令所需要的时间称为指令周期 mcs 5l的指令周期含1 4个机器周期不等 其中多数为单周期指令 还有2周期和4周期指令 4周期指令只有乘 除两条指令 时钟周期 第四节mcs 51存储器组织与操作 重点 mcs 51系列单片机其存储结构特点是 将程序存储器和数据存储器分开 并有各自的寻址机构和寻址方式 这种结构的单片微机称为哈佛型结构单片微机 在物理上有4个相互独立的存储空间 片内和片外程序存储器 片内和片外数据存储器 在逻辑上有三个彼此独立的地址空间 1 片内外统一编址的64kb程序存储器地址间 2 256字节的片内数据存储器地址空间 3 64k字节的片外数据存储器地址空间 一 mcs 51程序存储器组织结构与地址空间 7个特殊单元 0000h复位后 pc 0000h 开始执行程序0003h外部中断0 int0 入口000bh定时器0中断 tf0 入口0013h外部中断1 int1 入口001bh定时器1 tf1 入口0023h串行口中断ti ri入口002bh定时计数器2溢出或t2ex输入负跳变 52系列 mcs 5l采用16位的程序计数器pc和l6位的地址总线 64kb片内 外的程序存储器空间连续 统一 二 mcs 51数据存储器组织与地址空间 数据存储器地址空间由内部和外部数据存储器空间组成 内部和外部数据存储器空间存在重叠 通过不同指令来区别 内部数据存储器在物理上又可分成三部分 低128字节ram 高128字节ram 仅8032 0852才有 和专用寄存器 sfr 1 工作寄存器区 2 20h 2fh位寻址区既可进行字节寻址 又可进行位寻址 这16个单元共有16 8 128位 3 30h 7fh通用存储区 4 片外数据存储器0000h ffffh范围为64k字节 采用r0 r1或dptr寄存器间址方式访问 当采用r0 r1间址时只能访问低256字节 采用dptr间址可访问整个64k字节空间 数据存储器地址空间 字节地址 位地址 三 特殊功能寄存器地址空间 共有26个专用寄存器sfr specialfunctionalregister 它们离散地分布在片内ram的高128字节地址80h 0ffh中 程序计数器pc不占据ram单元 在除pc外的专用寄存器sfr中 有12个专用寄存器既可字节寻址 又可位寻址 注意 1 表中共有5个双字节寄存器 51系列只有3个 2 pc也为双字节寄存器 但是不在80h ffh范围内 3 表中 凡地址能被8整除的寄存器都是可位寻址的寄存器 位地址的表示法例 位名称cy rs0寄存器名加序号psw 7acc 1字节地址加序号20h 3直接位地址00h 1 累加器acc 累加器a在大部分的算术运算中存放某个操作数和运算结果 2 寄存器b 寄存器b主要用于与累加器a配合执行乘法和除法指令的操作 3 程序状态字psw 8位寄存器 用来存放程序状态信息 某些指令的执行结果会自动影响psw的有关状态标志位 有些状态位可用指令来设置 特殊功能寄存器 进位标志位 半进位标 用户标志位 工作寄存器组选择 溢出标志p 奇偶标志 a中1的个数为奇数p 1 否则p 0 rs1rs0寄存器组内部ram地址00工作寄存器组000h 07h01工作寄存器组108h 0fh10工作寄存器组210h 17h11工作寄存器组318h 1fh 4 堆栈指针sp 堆栈是一个特殊的存储区 用来暂时存放数据和地址 它是按照 先进后出 的原则存放数据 栈指针sp为一个8位专用寄存器 每存入 或取出 一个字节数据 sp就自动加1 或减1 sp始终指向新的栈顶 系统复位后堆栈指针初始化为07h 5 数据指针dptr 16位的专用寄存器 由高位字节dph和低位字节dpl组成 可作为一个16位寄存器使用 也可以作为2个独立的8位寄存器dph和dpl使用 6 i o端口p0 p3专用寄存器p0 p3分别是i o端口p0 p3的锁存器 可以把i o口当作 般的专用寄存器来使用 没有专门设置的口操作指令 全部采用统一的mov指令 2 2 1p0口结构 返回 d cp q q 读引脚 读锁存 写控制信号 db0 0 地址 数据控制线 5v p0 0 转换开关 锁存器 作用 1 外扩芯片时 p0口不再做i o口使用 而是先传送地址 后传送数据 2 没有外扩芯片时 p0口可以直接作为输入口或输出口使用 第二节并行i o接口 p0口直接做输出口时 输出信息的过程 将0送到p0 0的过程 返回 d cp q q 读引脚 读锁存 写控制信号 db0 0 地址 数据控制线 5v p0 0 转换开关 锁存器 0 0 0 1 0 注意 p0口做输出口时 内部数据经过锁存器送到p00 p07上 由于上管始终截止 而当下管也截止时 p00 p07被架空 没有标准的高电平 所以p0口作输出口使用时 必须外接上拉电阻 p0口直接做输入口时 输入信息的过程 将p0 0处的1送入db0 0的过程 d cp q q 读引脚 读锁存 写控制信号 db0 0 地址 数据控制线 5v p0 0 转换开关 锁存器 0 0 1 注意 1 p0口作输入口时 p00 p07上的信号经过缓冲器送到内部数据总线上 在读引脚之前 要先将锁存器置1 否则总是读到0 2 cpu对p0口的读操作有2种 读引脚和读 改 写锁存器 1 当cpu执行mova p0或jb jnbp0 x 标号时 产生读引脚控制信号 此时读的是引脚的状态 当cpu执行读 改 写指令 以端口为目的操作数的anl orl xrl dec incsetb clr等 时 产生读锁存信号 此时是先读锁存器的状态 在修改之后 送回锁存器保存 返回 2 2 2p1口结构 d cp q q 读引脚 读锁存 写控制信号 db0 0 5v p1 0 锁存器 作用 p1口只能可以直接作为输入口或输出口使用 返回 返回 d cp q q 读引脚 读锁存 写控制信号 db0 0 5v p1 0 锁存器 p1口直接做输出口时 输出信息的过程 将1送到p1 0的过程 1 0 0 1 注意 p1口做输出口时 内部数据经过锁存器送到p10 p17上 由于内部有上拉电阻 所以p1口作输出口使用时 不用外接上拉电阻 d cp q q 读引脚 读锁存 写控制信号 db0 0 5v p1 0 锁存器 p1口直接做输入口时 输入信息的过程 将p1 0处的0送入db0 0的过程 0 0 注意 1 p1口作输入口时 p10 p17上的信号经过缓冲器送到内部数据总线上 在读引脚之前 要先将锁存器置1 否则总是读到0 2 cpu对p1口的读操作有2种 读引脚和读 改 写锁存器 当cpu执行mova p1或jb jnbp1 x 标号时 产生读引脚控制信号 此时读的是引脚的状态 当cpu执行读 改 写指令 以端口为目的操作数的anl orl xrl dec inc setb clr等 时 产生读锁存信号 此时是先读锁存器的状态 在修改之后 送回锁存器保存 返回 2 2 3p2口结构 d cp q q 读引脚 读锁存 写控制信号 db0 0 地址控制线 5v p2 0 转换开关 锁存器 作用 1 外扩芯片时 p2口不再做i o口使用 而是传送高8位地址 2 没有外扩芯片时 p2口可以直接作为输入口或输出口使用 返回 返回 d cp q q 读引脚 读锁存 写控制信号 db0 0 地址控制线 5v p2 0 转换开关 锁存器 p2口直接做输出口时 输出信息的过程 将0送到p2 0的过程 0 0 0 1 0 注意 p2口做输出口时 内部数据经过锁存器送到p20 p27上 由于内部有上拉电阻 所以p2口作输出口使用时 不用外接上拉电阻 2 2 4p3口结构 d cp q q 读引脚 读锁存 写控制信号 db0 0 5v p3 0 锁存器 第二功能输出 第二功能输入 作用 1 p3口可以直接作为输入口或输出口使用 2 p3口的引脚又具有第二功能 1 当使用单片机内部串行口时 若cpu执行mova sbuf指令 则p3 0 rxd 作为接收信号线 接收由外界串行输入的数据 若cpu执行movsbuf a指令 则p3 1 txd 作为发送信号线 串行发送数据至外界 2 当单片机使用外中断时 p3 2 int0 作为外中断0的中断请求输入线 3 3 int1 作为外中断1的中断请求输入线 3 当单片机使用定时器 且定时器工作于计数方式时 p3 4 t0 作为定时器0的计数脉冲输入线 p3 5 t1 作为定时器1的计数脉冲输入线 4 当单片机外扩ram或i o接口芯片时 p3 6 wr 作为ram或i o接口芯片的写控制信号 p3 7 rd 作为ram或i o接口芯片的读控制信号 当p3口的一些引脚没有作为第二功能使用时 这些引脚就被释放 直接作为i o口线使用 返回 返回 d cp q q 读引脚 读锁存 写控制信号 db0 0 5v p3 0 锁存器 第二功能输出 第二功能输入 p3口直接做输出口时 输出信息的过程 将1送到p3 0的过程 1 0 0 1 注意 p3口做输出口时 内部数据经过锁存器送到p30 p37上 由于内部有上拉电阻 所以p2口作输出口使用时 不用外接上拉电阻 d cp q q 读引脚 读锁存 写控制信号 db0 0 5v p3 0 锁存器 第二功能输出 第二功能输入 0 p3口直接做输入口时 输入信息的过程 将p3 0处的0送入db0 0的过程 0 注意 1 p3口作输入口时 p30 p37上的信号经过缓冲器送到内部数据总线上 在读引脚之前 要先将锁存器置1 否则总是读到0 2 cpu对p3口的读操作有2种 读引脚和读 改 写锁存器 当cpu执行mova p3或jb jnbp3 x 标号时 产生读引脚控制信号 此时读的是引脚的状态 当cpu执行读 改 写指令 以端口为目的操作数的anl orl xrl dec inc setb clr等 时 产生读锁存信号 此时是先读锁存器的状态 在修改之后 送回锁存器保存 返回 一 并行i o接口的内部结构 1 p0口的位结构与功能 8位漏极开路型双向并行i o口使用 p0口为三态双向口 即可作为一般i o口使用 也可作地址 数据总线口 1 p0口作一般i o口 读引脚先写1 在输入数据时应先把口置1 使两个fet都截止 引脚处于悬浮状态 可作高阻抗输入 2 访问外部存储器时 它是一个复用的地址 数据总线 分时使用 输出地址总线低8位a7 a0 利用ale信号的下降沿将地址锁存 锁存 作数据总线d7 d08 第二节并行i o接口 第二章2 34 p0口某位的结构图 第二章2 35 2 p1口的位结构与功能 1 p1口也是 个准双向i o口2 应用 通常作一般i o口用 3 p2口的位结构与功能 1 在结构上比p0口少了一个输出转换控制部分 多路开关mux的倒向由cpu命令控制 且p2口内部接有固定的上拉电阻 2 p2口既可作为通用i o口使用 先写 1 又可作为地址总线口 输出高8位地址 a15 a8 第二章2 36 4 p3口的位结构与功能 p3 0 rxd 串行输入端 p3 1 txd 串行输出端 p3 2 外部中断0输入端 低电平有效 p3 3 外部中断1输入端 低电平有效 p3 4 t0 定时 计数器0外部事件计数输入端 p3 5 t1 定时 计数器1外部事件计数输入端 p3 6 外部数据存储器写选通信号 低电平有效 p3 7 外部数据存储器读选通信号 低电平有效 p3口与pl口的输出驱动部分及内部上拉电阻相同 但比p1口多了一个第二功能控制部分的逻辑电路 单片机的片外三总线结构 地址线 dbus p0低八位地址 p2高八地址 数据线 abus p0输入输出8位数据 控制线 cbus p3口的8位加上 psen ale共同完成控制总线 第二章2 38 p0 p3的功能及使用时的注意事项 1 在无片外扩展存储器的系统中 这四个端口的每一位都可以作为准双向通用i o端口使用 在具有片外扩展存储器的系统中 p2口作为高8位地址线 p0口作为双向总线 分时作为低8位地址和数据的输入 输出线 2 p0口作为通用双向i o口用时 必须外接上拉电阻 3 p3口除了作通用i o使用外 它的各位还具有第二功能 当p3口某一位用于第二功能作输出时 则不能再作通用i o使用 4 当p0 p4端口用作输入时 为了避免误读 都必须先向对应的输出锁存器写入 1 使fet截止 然后再读端口引脚 如 movp1 0ffh 写入 1 mova p1 5 i o口可按字节寻址 也可按位寻址 复位是单片机的初始化操作 其作用是使cpu和系统中其它部件都处于一个确定的初始状态 并从这个状态开始工作 在振荡器运行时 rst端至少要保持2个机器周期 24个振荡周期 为高 才完成一次复位 复位后片内各专用寄存器的状态 第三节mcs 51单片机的复位 第二章2 40 几种实用的复位电路 第二章2 41 mcs 51的中断系统 mcs 51及其5l子系列的其它成员都具有相同的中断结构 8051有5个中断源 2个外部中断源int0和int1 2个片内定时器 计数器溢出中断源 1个片内串行口中断源 分为两级 高级中断和低级中断 其中任何一个中断源的优先级均可由软件设定为高级或低级 能实现两级中断服务程序嵌套 都是可屏蔽的 由软件设定 第二章2 42 一 mcs 51的中断源 1 中断源1 外部中断0请求 由p3 2引脚输入 可由用户设定为两种触发方式 电平触发方式还是边沿触发方式 一旦输入信号有效 则向cpu申请中断 并且将中断标志ie0置1 2 外部中断1请求 由p3 3引脚输入 亦可由用户设定为电平触发方式还是边沿触发方式 一旦输人信号有效 则向cpu申请中断 并将中断标志ie1置1 第二章2 43 3 片内定时器t0溢出中断请求 当定时器t0产生溢出时 t0中断请求标志tf0置1 请求中断处理 4 片内定时器t1溢出中断请求 当定时器t1产生溢出时 t1中断请求标志tf1置l 请求中断处理 5 片内串行口发送 接收中断请求 当通过串行口发送或接收完一帧串行数据时 串行口中断请求标志ti或ri置1 请求中断处理 2 中断请求标志 1 tcon的中断标志tcon是专用寄存器 字节地址为88h 它锁存了外部中断请求标志及t0和t1的溢出中断请求标志 1 it0 选择外部中断0 int0 触发方式控位 2 ie0 外部中断0请求标志位 ie0 1 外部中断0向cpu申请中断 3 it1 选择外部中断1 int1 触发方式控制位 4 1e1 外部中断1请求标志位 ie1 1时 外部中断1向cpu申请中断 5 tf0 片内定时器t0溢出中断请求标志 t0被启动后 从初始值开始进行加1计数 当最高位产生溢出时置tf0 1 向cpu申请中断 直到cpu响应该中断时 才由硬件自动将tf0清0 也可由软件查询该标志 并用软件清0 6 tf1 片内定时器t1溢出中断请求标志 其操作功能与tf0类同 2 scon的中断标志scon是串行口控制寄存器 与中断有关的是它的低两位ti和ri 1 ti scon 1 串行口发送中断标志位 每发送完一个串行帧 由硬件置位ti cpu响应中断时 不能清除ti ti必须由软件清除 2 ri scon 0 串行口接收中断标志位 当允许串行口接收数据时 每接收完一个串行帧 由硬件置位ri 同样 ri必须由软件清除 scon 二 mcs 51的中断管理 1 中断允许寄存器ie 中断的允许与开放 在中断源与cpu之间有二级中断允许控制逻辑电路 一级为总允许 第二级为源允许 由ie控制 总允许 源允许 2 中断优先级寄存器ip 中断优先级控制 内部自然优先级 入口地址int0高0003ht0000bhint10013ht1001bhti ri底0023h 为什么要有中断优先级 中断管理逻辑图 同一级中的5个中断源的优先顺序 中断优先原则 概括为四句话 1 低级不中断高级2 高级不睬低级3 同级不能打断4 同级 同时中断 按自然优先级 中断处理过程一般分为三个阶段 即中断响应 中断处理和中断返回 三 响应中断的条件及过程 1 中断响应 1 中断响应的条件1 有中断源发出请求信号2 中断是开放的 总允许 源允许 3 没有封锁 受阻 受阻情况是 cpu正在执行同