ADF4110中文数据手册

班级班级 040831 学号学号 04083104 本科毕业设计 论文本科毕业设计 论文 外文资料翻译外文资料翻译 毕业设计题目毕业设计题目 大功率对讲机接收电路的设计 外文资料题目外文资料题目 ADF4110 系列芯片数据手册 学学 院院 机电工程学院 专专 业业 自动化 学学 生生 姓姓 名名 庄伟源 指导教师姓名指导教师姓名 李西安 ADF4110 系列芯片手册 0 RFRF PLLPLL 频率合成器频率合成器 ADF4110ADF4110 ADF4111ADF4111 ADF4112ADF4112 ADF4112ADF4112 特征 ADF4110 550 MHz ADF4111 1 2 GHz ADF4112 3 0 GHz ADF4113 4 0 GHz 2 7 V 到5 5 V 电源 独立的电荷泵电源 V P 允许扩展 调谐电压 3 V 系统 可编程双模分频器8 9 16 17 32 33 64 65 可编程电荷泵电流 可编程 Antibacklash 脉宽 3 Wire 串行接口 模拟和数字锁定检测 硬件和软件关断模式 应用 无线电台 GSM PCS DCS 基站 CDMA 的 WCDMA 无线手机 GSM PCS DCS CDMA 的 WCDMA 无线 LANS 通信测试设备 CATV 设备 概述 该频率合成器可用于 ADF4110 系列 实施的上变频和下本振 无线接收器和发射器变频部分 他们 由一个低噪声数字 PFD 相位频率检 测器 一个精密电荷泵 一个可编程参考分 频器 可编程 A 和 B 计数器和一个双模预置 分频器 性 P P 1 在 A 6 bit 和 B 13 bit 柜台 联 与双模分频器性 P P 1 实现一 N 分 N BP A 此外 14 bit 引用 计数器 R 柜 允许在 PFD 将 REFIN 频率可 选 输入 如果使用合成器与外部环路滤 波器和 VCO 压控振荡器 可以实现 一个完整的 PLL 锁相环 所有片内寄存器的控制是通过一 个简单的3 wire 接口 该器件采用功率范围从2 7 V 供应 5 5 V 和断电时 可在不使用 功能框图功能框图 对应部分翻译 14 bit R counter 14 位 R 计数器 REFERENCE 基准 PHASE FREQUENCY DETECTOR 鉴频鉴相器 CHARGE PUMP 充电泵 R COUNTER LATCH R计数器锁存 24 BIT INPUT REGISTER 24位输入寄存器 FUNCTION LATCH 功能锁存 A B COUNTER LATCH A B计数器锁存 LOCK DETECT 锁定检测 CURRENT SETTING 1 电流设置1 CURRENT SETTING 2 电流设置2 ADF4110 系列芯片手册 1 FROM FUNCTION LATCH 来自功能锁存 PRESCALER P P 1 前置分频器P P 1 13 BIT B COUNTER 13位B计数器 由 ADI 公司提供的信息被认为是准确 和 可靠 但是 没有承担责任的模拟装 置 使用 也没有侵犯任何专利或其它第 三方权利 这可能是由于它的使用 没有获发牌 照以暗示或 否则根据 ADI 公司的任何专利或专利 的权利 其中技术的方式 P O 盒 9106 诺伍 德 MA 02062 9106 U S A 电话 781 329 4700 万维网网址 传真 781 326 8703 模拟装置 Inc 2000 ADF4110 系列芯片手册 2 ADF4110 ADF4111 ADF4112 ADF4113 规格规格 AVDD DVDD 3 V 10 5 V 10 AVDD VP 6 0 V AGND DGND CPGND 0 V RSET 4 7 k TA TMIN to TMAX 除非额外注释 参数 电压 夹单位测试条件 评论 RF 特征 3 V RF 输入频率 ADF4110 ADF4110 ADF4111 ADF4112 ADF4112 ADF4113 RF 输入灵敏度 最大允许预分频器 输出频率 3 RF 特征 5 V RF 输入频率 ADF4110 ADF4111 ADF4112 ADF4113 ADF4113 RF 输入灵敏度 最大允许预分频器 输出频率 45 550 25 550 0 045 1 2 0 2 3 0 0 1 3 0 0 2 3 7 15 0 165 25 550 0 025 1 4 0 1 3 0 0 2 3 7 0 2 4 0 10 0 200 45 550 25 550 0 045 1 2 0 2 3 0 0 1 3 0 0 2 3 7 15 0 165 25 550 0 025 1 4 0 1 3 0 0 2 3 7 0 2 4 0 10 0 200 MHz 最小 最 大 MHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 dBm 最小 最 大 MHz 最大 MHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 dBm 最小 最 大 MHz 最大 参见图输入电路25 使用低频率的方波 输入电平 10 dBm 输入电平 10 dBm 输入电平 10 dBm 使用低频率的方波 输入电平 5 dBm 将 REFIN 特征 将 REFIN 输入频率0 1000 100MHz 最小 最 ADF4110 系列芯片手册 3 参考输入灵敏度 输入电容将 REFIN 将 REFIN 输入电流 5 0 10 100 5 0 10 100 大 dBm 最小 最 大 pF 最大 A 最大 交流耦合 当直流耦合 0到 VDD最大 CMOS 兼容 鉴相器 鉴相器频率 55 55 MHz 最大 电荷泵 ICP吸入 源 高价值 低值 绝对精度 RSET范围 ICP3 State 泄漏电流 汇和源电流匹配 ICP主场迎战 VCP ICP与温度的关系 5 625 2 5 2 7 10 1 2 1 5 2 5 625 2 5 2 7 10 1 2 1 5 2 mA typ Atyp typ k typ nA typ typ typ typ 可编程 见表 V 随着 RSET 4 7 k 随着 RSET 4 7 k 见表 V 0 5 V VCP VP 0 5 0 5 V VCP VP 0 5 VCP VP 2 逻辑输入 VINH 输入高电压 VINL 输入低电压 IINH IINL 输入电流 CIN 输入电容 0 8 DVDD 0 2 DVDD 1 10 0 8 DVDD 0 2 DVDD 1 10 V 最小 V 最大 A 最大 pF 最大 逻辑输出 VOH 输出高电压 VOL 输出低电压 DVDD 0 4 0 4 DVDD 0 4 0 4 V 最小 V 最大 IOH 500 A IOL 500 A 电力用品 AVDD DVDD VP IDD6 AIDD DIDD ADF4110 ADF4111 ADF4112 ADF4113 IP 低功耗的睡眠模式 2 7 5 5 AVDD AVDD 6 0 5 5 5 5 7 5 11 0 5 1 2 7 5 5 AVDD AVDD 6 0 5 5 5 5 7 5 11 0 5 1 V 分钟 视频 最大 V 分钟 视频 最大 mA 最大 mA 最大 mA 最大 mA 最大 mA 最大 Atyp AVDD VP 6 0 V 见图22和23 4 5 mA 典型 4 5 mA 典型 6 5 mA 典型 8 5 mA 典型 TA 25 C ADF4110 系列芯片手册 4 噪声特性 ADF4113相位噪声楼7 相位噪声性能8 ADF4110 540 MHz 输出9 ADF4111 900 MHz 输出10 ADF4112 900 MHz 输出10 ADF4113 900 MHz 输出10 ADF4111 836 MHz 输出11 ADF4112 1750 MHz 输出12 ADF4112 1750 MHz 输出13 ADF4112 1960 MHz 输出14 ADF4113 1960 MHz 输出14 ADF4113 3100 MHz 输出15 杂散信号 ADF4110 540 MHz 输出9 ADF4111 900 MHz 输出10 ADF4112 900 MHz 输出10 ADF4113 900 MHz 输出10 ADF4111 836 MHz 输出11 ADF4112 1750 MHz 输出12 ADF4112 1750 MHz 输出13 ADF4112 1960 MHz 输出14 ADF4113 1960 MHz 输出14 ADF4113 3100 MHz 输出15 171 164 91 87 90 91 78 86 66 84 85 86 97 106 98 110 91 100 100 110 81 84 88 90 65 73 80 84 80 84 80 82 171 164 91 87 90 91 78 86 66 84 85 86 97 106 98 110 91 100 100 110 81 84 88 90 65 73 80 84 80 84 80 82 dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ 25千赫频率 PFD 200千赫频率 PFD VCO 输出 1 kHz 偏移和200千赫频率 PFD 1 kHz 偏移和200千赫频率 PFD 1 kHz 偏移和200千赫频率 PFD 1 kHz 偏移和200千赫频率 PFD 300 Hz 失调和30千赫频率 PFD 1 kHz 偏移和200千赫频率 PFD 200 Hz 失调和10千赫频率 PFD 1 kHz 偏移和200千赫频率 PFD 1 kHz 偏移和200千赫频率 PFD 1 kHz 偏移频率和1 MHz PFD 200千赫 400 kHz 和200千赫频率 PFD 200千赫 400 kHz 和200千赫频率 PFD 200千赫 400 kHz 和200千赫频率 PFD 200千赫 400 kHz 和200千赫频率 PFD 30千赫 60 kHz 和30千赫频率 PFD 200千赫 400 kHz 和200千赫频率 PFD 10千赫 20 kHz 和10千赫频率 PFD 200千赫 400 kHz 和200千赫频率 PFD 200千赫 400 kHz 和200千赫频率 PFD 1 MHz 2 MHz 和1 MHz PFD 频率 附注 1工作温度范围为如下 B版 40 C至 85 C 2的B芯片的规格为典型值 3This的CMOS计数器的最高工作频率 应选择预分频值 以确保RF输入频率 分为这是小于这个值 4AVDD DVDD 3 V For AVDD DVDD 5 V 使用CMOS兼容水平 5由设计保证 6TA 25 C AVDD DVDD 3 V P 16 SYNC 0 DLY 0 ADF4110的RFIN 540 MHz ADF4111 ADF4112 ADF4113的RFIN 900 MHz 合成器的相位本底噪声估计通过测量的带内相位噪声VCO的输出和减去 20LOGN 其中N是N分频器值 EVAL ADF411XEB1评估板和HP8562E频谱分析仪测量相位噪声 频谱分析 仪提供了用于将REFIN fREFOUT 10 MHz 0 dBm 的合成 SYNC 0 的DLY 0 见表三 9fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF 540 MHz N 2700 Loop B W 20 kHz 10fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF ADF4110 系列芯片手册 5 900 MHz N 4500 Loop B W 20 kHz 11fREFIN 10 MHz fPFD 30 kHz Offset frequency 300 Hz fRF 836 MHz N 27867 Loop B W 3 kHz 12fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF 1750 MHz N 8750 Loop B W 20 kHz 13fREFIN 10 MHz fPFD 10 kHz Offset frequency 200 Hz fRF 1750 MHz N 175000 Loop B W 1 kHz 14fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF 1960 MHz N 9800 Loop B W 20 kHz 15fREFIN 10 MHz fPFD 1 MHz Offset frequency 1 kHz fRF 3100 MHz N 3100 Loop B W 20 kHz 时序特性时序特性 AVDD DVDD 3 V 10 5 V 10 AVDD VP 6 0 V AGND DGND CPGND 0 V RSET 4 7 k TA TMIN to TMAX 除非额外注释除非额外注释 参数参数限制在限制在 T TMIN到到 T TMAX B B 版 版 单单位位测试测试条件 条件 评论评论 t1 t2 t3 t4 t5 t6 10 10 25 25 10 20 ns 最小 ns 最小 ns 最小 ns 最小 ns 最小 ns 最小 数据到时钟建立时间 数据到时钟保持时间 时钟高电平时间 时钟低电平时间 时钟到 LE 建立时间 LE 脉宽 ADF4110 系列芯片手册 6 ADF4110 ADF4111 ADF4112 ADF4113 图 时序图 绝对最大额定值 1 2 TA 25 C 除非另有说明 AVDD 到 GND3 0 3 V 到 7 V AVDD 到 DVDD 0 3 V 到 0 3 V VP 到 GND 0 3 V 到 7 V VP 到 AVDD 0 3 V 到 5 5 V 数字 I O 电压 GND 0 3 V 到 VDD 0 3 V 模拟 I O 电压 GND 0 3 V 到 VP 0 3 V 号 IN RFINA RFINB 到 GND 0 3 V 到 VDD 0 3 V 工作温度范围 工业 B 版 40 C 到 85 C 存储温度范围 65 C 到 150 C 最高结温 150 C TSSOP 封装 JA 热阻抗 150 4 C W 型 CSP JA 热阻抗 桨焊接 122 C W 型 1CSP JA 热阻抗 桨不焊接 216 C W 型 焊接温度 焊接 气相 60 秒 215 C 红外 15 秒 220 C 上述最大绝对额定值上市 可能引起 佩尔马 nent 损坏设备 这是一个额定值只是 强调 功能运作 在这些设备在操作以上所列的任何其 他条件 本 specifi cation 将得不到保证 暴露 在绝对最大额定值 长时间会影响器件的可靠性 2 此设备是一个高性能的 RF 与 ESD 额 定值集成电路 2 kV 这是 ESD 敏感 应采取适当 的预防措施处理 和汇编 3 GND AGND DGND 0 V 晶体管数量 6425 CMOS 和 303 双极性 ADF4110 系列芯片手册 7 注意 ESD 静电放电 敏感器件 静电高达4000 V 高容易积累 后期对人体和测试设备 可排出而不被发现 虽然 ADF4110 ADF4111 ADF4112 ADF4113特征专有 ESD 保护电路 永久 损坏可能发生在遭受高能量静电放电设备 因此 适当 ESD 预防措施建议 以避免性能退化或丧失功能 订购指南 模型温度范围包装描述包装选项 ADF4110BRU ADF4110BCP ADF4111BRU ADF4111BCP ADF4112BRU ADF4112BCP ADF4113BRU ADF4113BCP ADF4113BCHIPS 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 薄型小外形 包装封装 TSSOP 芯片级包装 CSP 薄型小外形 包装封装 TSSOP 芯片级包装 CSP 薄型小外形 包装封装 TSSOP 芯片级包装 CSP 薄型小外形 包装封装 TSSOP 芯片级包装 CSP 芯片 RU 16 CP 20 RU 16 CP 20 RU 16 CP 20 RU 16 CP 20 芯片 TSSOP 16封装形式 LFCSP 20封装形式 ADF4110 系列芯片手册 8 ADF4110 ADF4111 ADF4112 ADF4113 引脚功能说明 Pin号 助记符 功能 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 RSET CP GND AGND RFINB RFINA AVDD REFIN DGND CE CLK DATA LE MUXOUT DVDD VP 连接该引脚与 CPGND sets 电荷泵输出的最大电流电阻 该 额定电压的电势为 RSET引脚0 56 V 之间的关系 ICP和 RSET是 ICPmax 23 5 RSET 设置 RSET 4 7 k 则 ICPmax 5 mA 电荷泵输出 当启用此规定 ICP 外部环路滤波器 这反过来又会推动外部 VCO 电荷泵地面 这是电荷泵地返回路径 模拟地 这是预分频器地返回路径 互补输入到 RF 预分频器 这一点应该是去耦与地面平面一个小的旁路电容 通常 100 pF 见图25 输入到 RF 预分频器 这通常是小信号输入交流耦合的 VCO 模拟电源 这可能从2 7 V 到5 5 V 去耦电容到模拟地 平面应该放在尽可能靠近该引脚 AVDD必须是相同的值作为 DVDD 基准信号输入端 这是一个有 CMOS 标称输入门槛 VDD 2和等效输入电阻 对100 k 见图24 这种输入可驱动距离从 TTL 或 CMOS 晶体振荡器或 它可以交流耦合 数字地 芯片使能控制端 下一个逻辑器件的权力 此引脚为三低 puts 电荷泵输出状态模 式 以电针高的设备将在掉电位状态 F2 取决于 串行时钟输入 这串行时钟用于串行数据时钟寄存器 这些数据被锁存到 对24 bit 上升沿 CLK 转变寄存器 这是一个高输入阻抗 CMOS 输入 串行数据输入 串行数据装入被 MSB 这两个 fi rst 控制 LSBs bits 输入是高阻抗 CMOS 输入 装入使能控制端 CMOS 输入 当 LE 高电平时 在移位寄存器中存储的数据加载 到一 四个龙头 被选中的锁存使用控制 bits 多路复用器输出端 允许以锁定检测 在外部访问按比例的 RF 或基准信号缩放 数字电源 这可能从2 7 V 到5 5 V 解耦电容到数字地平面应该放在尽可能靠近 该引脚 DVDD必须是相同的值作为 AVDD 电荷泵电源 这应该是大于或等于 VDD 在系统中 VDD是3 V 它可以设置为6 V 和用于驱动高达调谐范围 VCO 6V 引脚配置 ADF4110 系列芯片手册 9 ADF4110 ADF4111 ADF4112 ADF4113 典型性能特性 频率单位 PARAM 数据格式 关键词 阻抗 欧姆 GHZ 形式 MA 50 FREQ MAGS11 ANGS11 0 05 0 89207 2 0571 0 10 0 8886 4 4427 0 15 0 89022 6 3212 0 20 0 96323 2 1393 0 25 0 90566 12 13 0 30 0 90307 13 52 0 35 0 89318 15 746 0 40 0 89806 18 056 0 45 0 89565 19 693 0 50 0 88538 22 246 0 55 0 89699 24 336 0 60 0 89927 25 948 0 65 0 87797 28 457 0 70 0 90765 29 735 0 75 0 88526 31 879 0 80 0 81267 32 681 0 85 0 90357 31 522 0 90 0 92954 34 222 0 95 0 92087 36 961 1 00 0 93788 39 343 FREQ MAGS11 ANGS11 1 05 0 9512 40 134 1 10 0 93458 43 747 1 15 0 94782 44 393 1 20 0 96875 46 937 1 25 0 92216 49 6 1 30 0 93755 51 884 1 35 0 96178 51 21 1 40 0 94354 53 55 1 45 0 95189 56 786 1 50 0 97647 58 781 1 55 0 98619 60 545 1 60 0 95459 61 43 1 65 0 97945 61 241 1 70 0 98864 64 051 1 75 0 97399 66 19 1 80 0 97216 63 775 图2 S 参数数据的 ADF4113 RF 输入 最多 到1 8 GHz ADF4110 系列芯片手册 10 P10 ADF4110 ADF4111 ADF4112 ADF4113 参考输入级如图24 SW1和 SW2 通常是封闭开关 SW3是常开 当 掉电启动 关闭和 SW3 SW1和 SW2是 打开 这将确保没有加载的 REFIN pin 在掉电 图24 参考输入部分 RFRF 输入级输入级 输入级的 RF 图25 表明 它后面是一 2 stage 限制 amplifi er 产生 CML 电 流模式 逻辑 水平所需的时钟分频器 图25 RF输入级 预分频器性 预分频器性 P P P 1P 1 该双模预分频器性 P P 1 以及 A 和 B 计数器 使大师比 要实现 N N BP A 的双模预分频器 在 CML 经营 程度 需从 RF 输入级划分它的时钟 和 到为 CMOS A 和 B 柜台管理的频率 预分频器是可编程的 它可以在软件 中设置8 9 16 17 32 33 或64 65 它是基于同 步4 5核心 A A 和和 B B 计数器计数器 A 和 B CMOS 计数器相结合的双模 分频器允许在 PLL 饲料广泛师的比例 柜台后面 这些计数器被指定为工作 时 预分频器的输出200 MHz 或更少 因此 随着输入一个 RF 频率的2 5 GHz 的16 17预分频值是 有效的 但一 对8 9值无效 脉冲吞吐功能 A 和 B 柜台的同时 与双模 预分频器 使人们有可能产生输出频 率的 间隔仅由 R 参考频率的划分 为 VCO 频率公式如 下 fVCO P B A fREFIN R fVCO 输出频率的外部电压控制振荡 器 Tor 的 VCO P 预设的双模预分频器 B 预置计数器的分频二进制13 bit 3 比率8191 A 预设分比二元6 bit 吞计数器 0到 63 fREFIN 输出频率的外部参考频率 振荡器 R 预置二进制14 bit 可编程参考分频 比 ence 柜台 1到16383 R R 计数器计数器 该14 bit R 计数器允许输入参考频率 为 分压产生的参考时钟的相位 fre 频率检测器 PFD 司从1比率16 383 是 允许的 相位频率侦测器相位频率侦测器 PFD PFD 和电荷和电荷 ADF4110 系列芯片手册 11 泵泵 该 PFD 需要从 R 柜台和 N 计数器输入 N BP A 并产生一个正比于输出 相 和它们之间的频率差 图27是 simpli 田间示意图 该 PFD 包含一个可编程 延迟单元 它控制了 antibacklash 脉冲宽度 这 个脉冲 确保有没有在 PFD 传递函数的死区 并最大限度地减少相位噪声和参考马 刺队 在两个 bits 参考计数器锁存 ABP2和 ABP1控制宽 度脉冲 见表 III MUXOUTMUXOUT 和锁定检测和锁定检测 对 ADF4110 系列输出复用器允许 用户访问该芯片内部各点 的状态 MUXOUT 是由 M3 M2在功能和 M1 锁存 表 V 显示完整的真值表 图28显示 MUXOUT 节框图的形式 锁定检测锁定检测 MUXOUT 可以编程为锁定检测两种类型 数字锁定检测和模拟锁定检测 数字锁定检测为高电平有效 当在 LDP R 计数器 锁存设置为0 数字锁定检测被设置为高时 相 连续三个周期相位检测误差不超过15 ns 少 随着 LDP 设置为1 五比15 ns 少连续循环 需要设置的锁定检测 永远保持下去 直到设置为高 相比25 ns 较大的误差上检测到任何后续 局部放电循环 N 沟道开漏模拟锁定检测应 operated 与外部上拉电 阻的10 k 名义 当锁已检测到该输出会高窄低 脉冲 输入移位寄存器输入移位寄存器 该 ADF4110 系列数字部分包括一个24 bit 输入移位 寄存器 一14 bit R 计数器和一个19 bit N 柜台 其中包括 一6 bit 计数器和13 bit B 计数器 数据被移入 在每个数据的24 bit 上升沿 CLK 转变寄存器是 clocked in MSB fi rst Data is transferred from the shift 寄存器 锁存器的四个一对 LE 上升沿目标 锁存是由两个国家控制 bits C2 C1 在移位寄存器 这是因为两个 LSBs DB1 DB0 显示在1 事实表图的时序图 这些 bits 在表 VI 表 I 显示显示摘要 如何锁存器编程 ADF4110 系列芯片手册 12 表表 I I C2 C2 C1C1真值表真值表 控制 Bits C2C1 数据锁存 0 0 1 1 0 1 0 1 R 计数器 N 计数器 A 和 B 功能锁存 含预分频器 初始化锁存 ADF4110 系列芯片手册 13 P17 ADF4110 ADF4111 ADF4112 ADF4113 对功能锁存对功能锁存 随着 C2 C1设置为1 0 上的芯片的 功能锁存会 亲 编程 表 V 显示了编程输入数据格式 函数锁存 计数器复位计数器复位 DB2 F1 是计数器复位位 当这个是 反 1 的 R 和 A B 计数器复位 对于正常操作该 位 应 0 当通电时 F1位需要被禁用 在 N 在 关闭 对齐与 R 计数器计数 计数器简历 最大误差为一周期的预分频器 掉电掉电 DB3 PD1 和 DB21 PD2 在 ADF4110 系列 提供 可编程断电模式 他们是在启用 CE 引脚 当 CE 引脚为低电平时 器件会立即 停用 不管 PD2 PD1 国 在异步编程断电 设备 powers 下来 后 立即与成锁存位 1 PD1 条件是 PD2已经装入了一个 0 在编程的同步掉电时 器件电 下跌是由电荷门控泵 以防止不必要 的频率 跳跃 一旦掉电启用记录一 1 成 位 PD1 前提是一个 1 也被加载到 PD2 该装置将进入掉电对未来发生 电荷泵事件 当掉电激活 同步或 asynchro 理性模式 包括 CE pin activated 断电 时 以下事件发生 所有活动 dc 电流通路被删除 该 R N 和超时计数器被迫到了自己 的负载状态 条件 电荷泵被迫进入三态模式 数字时钟检测电路复位 该 RFIN 输入 debiased 参考输入缓冲电路被禁用 输入寄存器仍然活跃 装载能力 锁存数据 MUXOUTMUXOUT控制控制 芯片上的多路控制 M3 M2 M1上 ADF4110 系列 表 V 显示真值表 FastlockFastlock使能位使能位 该功能锁存 DB9是 Fastlock 使能位 只有 当这是 1 是 Fastlock 启用 FastlockFastlock模式位模式位 该功能锁存 DB10是 Fastlock 使能位 当 Fastlock 启用 该位决定了 Fastlock 模式 使用 如果 Fastlock 模式位是 0 然后 Fastlock 模式1 被选中 如果 Fastlock 模式位是 1 然后 Fastlock 模式2被选中 FastlockFastlock模式模式1 1 电荷泵电流切换到当前的内容 设置2 该设备由编写过进入到 CP 一 1 Fastlock 增益位在 AB 柜台锁存 该设备由退出 Fastlock 有写在 0 柜台锁存到 CP 增益位 A AB FastlockFastlock模式模式2 2 电荷泵电流切换到当前的内容 设置2 该设备由编写过进入到 CP 一 1 Fastlock Gain bit in the AB counter 锁存 The device exits Fastlock under 该定时器计数器控制 遏制超时时间 后 ADF4110 系列芯片手册 14 通过在 TC4 TC1 开采价值的 CP 获得 在 AB 位 计数器锁存自动复位为 0 和设备 恢复 正常模式 而不是 Fastlock 见表 V 的时间 out 周期 定时器计数器控制定时器计数器控制 用户已编程的两个电荷泵电流期权 租金 这样做的目的是 当前设置时 使用1 RF 输出稳定 系统处于静止状态 当 前 设置2 就是要使用的动态系统时 在一个变革 i e 状态时一个新的输 出频率 编程 事件的正常顺序如下 最初决定哪些用户首选的电荷泵电流 租金将要 例如 他们可以选择2 5 mA 作为 电流设置1和5 mA 作为当前设置2 与此同时 他们还必须决定他们要多 久 次级当前保持活跃之前恢复到初级 电流 这是由定时器计数器控制 Bits DB14到 DB11在函数锁存 TC4 TC1 真相 表列于表 V 当用户希望编写一个新的输出频率 他 可以简单的程序与新的价值 AB 一种 反锁存 和 B 在同一时间 他可以设定增益的 CP 位一 1 其中 sets 一个具有价值在 CPI6 CPI4电荷泵 按确定的时间内 TC4 TC1 当时间一 到 电荷泵电流通过 CPI3 CPI1 恢复到 设置的值 在同一时间的 CP 获得在 A B 位计数 器锁存 复位0 现在的用户希望下次准备 再次改变频率 请注意 有一个启用定时器计数器功 能 这是 启用时 Fastlock 模式2选择通过设置 Fastlock 模式的功能锁存位 DB10 到 1 电荷泵电流电荷泵电流 CPI3 CPI2 CPI1程序的当前设置1 为充 泵 CPI6 CPI5 CPI4方案为当前设 置2 电荷泵 真值表如表 V 预分频值预分频值 P2和 P1在函数锁存设置预分频器值 该 预分频值应选择这样的预分频器输出 频率始终小于或等于200 MHz 因此 随着 一个 RF 2 GHz 频率的16 17预分频值 是有效的 而是8 9价值不大 PDPD 的极性的极性 该位 sets 的 PD 极性位 见表 V CPCP 的三态的三态 该位的 CP 输出引脚 随着位定得高 输出的 CP 被放入三态 随着位设置为低电平 输出的 CP 启用 初始化锁存初始化锁存 当 C2 C1 1 1 锁存的初始化编 程 这是本质上相同的功能锁存 编程 当 C2 C1 1 0 然而 当初始化锁存编程一 addi 周志武 内部复位脉冲应用于 R 和 AB 柜台 此脉冲确保 AB 柜台负载点是当 AB 计数器数据被锁存 设备将开始计 数 密切相一致 如果锁存编程同步断电 CE 引脚为高 PD1位高 PD2位为低 ADF4110 系列芯片手册 15 内部脉冲 这也引发断电 预分频器和参考 振荡器输入缓冲区是由内部复位脉冲 不受影响 如此接近相一致时 保持重新开始计 数 当 fi rst AB 计数器数据被锁存后的初 始化 内部复位脉冲再次激活 然而 连续 AB 此计数器加载后不会触发内部复位脉 冲 器件编程后初始上电器件编程后初始上电 在最初上电的设备 有三个 ways 到 方案的设备 初始化锁存方法初始化锁存方法 申请 VDD 计划在 11 2初始化锁 存 LSBs 输入字 确保 F1位编程为 0 然后做一个 R 00 2负荷 LSBs 然后做一 AB 负载 01 在2 LSBs 当初始化锁存被加载时 将发生以下 情况 1 函数锁存内容加载 2 内部脉冲复位 R A B 和超时计数 器 加载状态下 也是三态的电荷泵 请注意 带隙基准分频器和振荡器 输入缓冲区是由内部复位脉冲的影响 从而允许 ing 密切相一致时 重新开始计数 3 初始化后锁定字 fi rst AB 计数器数 据 将激活相同的内部复位脉冲 负荷连 续 AB 不会触发内部复位脉冲 除非有另一 初始化 PINPIN 方法的方法的 CECE 申请 VDD 低投入带来 CE 到掉电设备 这是一 异步断电 它会立即发生 程序的功能锁存 10 计划的 R 计数 器锁存 00 编程 AB 计数器锁存 01 高带来 CE 采取的断电装置了 该 R 柜台和 AB 现在恢复的紧密结合计数 请注意 在 CE goes 高 持续时间的 1 s 可能需要 预分频器的带隙电压和振荡器输入缓 冲区偏置 达到稳定状态 CE 可用于电力设备 以便向上和向下 check for channel activity The input 寄存器 does not need to 每次重新编程设备被禁用和启用时间 只要程序中有至少一次后 VDD 是最 初应用 该计数器复位方法该计数器复位方法 该计数器复位方法该计数器复位方法 申请 VDD 照这样 负载的一部分 在 10 2功能锁存负荷 LSBs 1 到 F1位 这使计数器复位 做好 R 00 一2反负荷 LSBs 不要 一 AB 计数器负荷 在 01 2 LSBs 做好 10 2 函数锁存负荷 LSBs 作为其中的一部分 负载 0 到 F1 位 这将禁用计数器复位 这个顺序提供与初步相同的紧密结合 化的方法 它提供了内部复位的直接 控制 请注意 在加载计数器复位持有点和 三个柜位 国家电荷泵 但不会触发同步电 下来 计数器复位方法需要一个额外 的功能锁存 负荷比锁存方法初始化 预分频器的输出重新同步预分频器的输出重新同步 ADF4110 系列芯片手册 16 表 III 参考柜台锁存图 显示了两 个 bits DB22和 DB21是分别标示 DLY 和 SYNC 这些 bits 影响预分频器的操作 借助 Sync 1 预分频器的输出 与重新同步 在 RF 输入 这减少抖动的影响 由于 预分频器 并可能导致在合成整体改 善 相位噪声性能 通常情况下 1 dB 到2 dB 改善 ment 是出现在低带宽设备的 ADF4113 可 以 显示出更大的改善 例如 ADF4110 相位噪声通常是提高了3 dB 时同步启 用 随着 DLY 1 预分频器的输出是 一个重新同步 延误了 RF 输入的版本 如果同步功能就可以在合成器使用 有些必须谨慎 才能作出 在某些时候 在一定温度 和输出 频率 通过预分频器延迟将配合 对 RF 输入有效的边缘 这将导致同 步 fea ture 打破 因此 重要的是当使用同 步 功能意识到这一点 添加到 RF 信号延 迟 由 编程 DLY 1 将延长工作频率 和温度一些 使用同步功能也 增加 AI 价值 DD 该设备 随着900 MHz 输出 ADF4113 AIDD 增加约1 3 mA 时 同步启用 另有0 3 mA 如果 DLY 已启 用 除上的所有数据表的典型表现为情节 图5申请 DLY 和 SYNC 0 i e 没有再同步 tion 或延迟启用 申请组申请组 本地振荡器本地振荡器 GSMGSM 基站发射器基站发射器 下图显示了 ADF4111 ADF4112 ADF4113 正与一 VCO 用于生产一 LO 基站 GSM 变送器 参考输入信号施加到电路在 FREFIN 并在此情况下 是终止50 典型 GSM 系统 将有一个13 MHz TCXO 驱动参考输入 没有任何50 终止 为了有一个通道 间距200千赫 即 GSM 标准 参考输 入 必须使用由65 分片上的参考分频器 在 ADF4111 ADF4112 ADF4113 该 ADF4111 ADF4112 ADF4113电荷泵 输出 引脚2 驱动器环路滤波器 在计算 环路滤波器 com 分量的价值观 一些 项目需要考虑 在这 例如 环路滤波器的设计 使整体的 相 该系统边缘将45度 其他 PLL 系统 规格有 KD 5 mT KV 12 MHz 视频 回路频宽 20千赫 FREF 200千赫 N 4500 额外的参考支线衰减 10 dB 所有这些规范和使用需要拿出 环路滤波器的元件值如图29 环路滤波器的输出驱动 这反过来 是美联储 VCO 回到了 RF 合成 PLL 输入 也推动 在 RF 输出端子 一个 T 型电路配置提 供 50 匹配关系 VCO 输出 输出和 RF 在 RFIN 末端的合成器 在 PLL 系统 重要的是要知道什么时 候该系统是在 ADF4110 系列芯片手册 17 锁 在图29 这是通过使用 MUXOUT 信号合成器 该 MUXOUT 引脚可以亲 CKSEL 必须编程为监察合成各种内部 信号 其中之一是 LD 或锁定检测信号 使用一个使用一个 D D A A 转换器来驱动转换器来驱动 R RSET 密码密码 你可以使用一个 D A 转换器来驱动 RSET 引脚 ADF4110 系列 从而提高了控制 水平 电荷泵电流 ICP 这可以在宽带优势 应用中的灵敏度超过了 VCO 变化 调谐范围 为了弥补这一点 ICP 可 能变化 以 保持良好的循环阶段边缘 确保稳定 见 图30 关闭电路关闭电路 图31连接电路显示如何关机都 在 ADF4110 系列及所附 VCO 的 ADG701 闭合电路开关 goes 当一个逻辑1是应 用在 输入 低成本的开关都可用 SOT 23 微 SO 封装 宽带宽带 PLLPLL 许多的合成器和无线应用中 VCOs PLLs 是窄带的性质 这些应用包括 像 GSM DSC1800 CDMA 或各种无线 标准 WCDMA 用户 在每个这种情况下 调谐 范围的总 本地振荡器比100 MHz 少 但也有 广泛频带本地振荡器的应用中可能有 多达 一个八度的调谐范围 例如 电缆 TV 调谐器有 约400 MHz 图32总范围显示了一个应 用 tion 其中 ADF4113用于控制和编程 Micronetics M3500 2235 环路滤波 器 设计了一 RF 输出2900 MHz 40千赫的环路带宽 一 PFD 频率1 MHz ICP 对10 mA 2 5 mA 合 成 ICP 乘以4 VCO K 增益系数 D 对90 MHz 视频 sen 在 M3500 2235 sitivity 在一个2900 MHz 和输出 相边缘的45 C 在窄带应用中 通常有一个小变化 在输出频率 一般小于10 也是小 在 VCO 在灵敏度范围 变异通常10 到15 然而 在广泛频带应用这