100mW待机损耗.doc

目前关于待机节能的规范有以下几个：美国：“能源之星”、“1W待机”法令(13221号行政法令)，80Plus计划以及加州能源法案。欧州主要有：“欧盟待机功率倡议”，EuP指令、“蓝色天使”计划、“北欧天鹅”计划我国在这方面还比较落后，目前只有彩电类有一些指令，其它强制产品还在研讨中。最新的是欧洲的COC，其严格程度超过能源之星2.0, 即大家常说的五级能效。10mW不是那么容易的，如IC消耗工作电流0.5mA，如果供电电压是10V,那就是5mW。另外频率不能无限减低，很低后供电绕组电压无法保证，另外输出纹波会很大，另外431需要工作电流，MOS的接电容和变压器层间电容工作的时候要充放电。另外MOS有漏电流，如果漏电流是10uA(已经很小了），230VAC整流后是320V，漏电流造成的功率就是3.2mW. 如果有嵌位电路，那就更难了，所以必须拿掉嵌位。仪器的问题不是光分辨率的问题，仪器必须有积分功能，否则调来调去无法测试准确，有积分功能则不会调。现在好多消费电子的待机损耗要求低至0.1W，比如一些家用电器、电视机等，较为高档的一点慢慢就有了这种要求，因此今天想开一个贴子来讨论讨论这个问题，看看有什么比较好的解决方案。待机损耗主要由以下几个部分组成的：1。待机时控制芯片维持跳周期工作本身所消耗的功率；2。原边、副边供电所需的功率，比如反馈的光耦、TL431；3。Snubber电路所消耗的功率，这部分的损耗可能还比较大；4。开关管、整流二极管、及变压器的损耗；目前我能想到的方案有：延长跳周期的时间，但是带来的问题是引起输出纹波大，可能还有音频噪音；在不影响工作的前提下，适当降低光耦、431的供电电流；优化变压器的设计，降低开关管的尖峰电压，降低Snubber的电容；使用更好的开关管、整流二极管；当然这么小的功耗，布线的影响也非常大。如果要达到100mW待机损耗，应该从哪些地方着手改进呢？我认为有几点，等几天我准备实际做实验看看：1。控制IC的改进，空载时间断切断供电。2。跳周期间隔的延长，但是输出会产生较大的纹波，需要折衷。3。优化钳位电路，改进变压器的前提下，干脆可以尝试取消，但是可能很难取消，要不象CMG讲的那样使用TVS。4。低损耗的光耦、431。5。象CMG讲的那样改进变压器结构，还有采用低结电容的功率器件。6。降低供电绕组电容的ESR；7。IC低电压供电；8。用稳压管代替431；要做到待机小于 100mW, 还真是个难题，除了楼上大家讨论的：降低一切可以降低的静态损耗外，在降低待机损耗上，业界在IC控制上都以如下方式：1. burst mode control2. skipping mode control3. on/off control但都卡在频率太低进入音频范围而产生噪音，所以频率都不能太低，要么去解决如何在音频范围内不产生噪音，此点onsemi 的soft skipping 还有点效果，但是不能杜绝。所以个人觉的，是否从以上控制方式上去想办法，在此工作条件下，用软开关技术来降低开关损耗, 因为目前大家在此时的工作模式是硬开关，损耗也主要是开关损耗，如此待机损耗应可下降很多的. 现在就看那家可以先做出来，我想IC用多种控制模式应该很简单的。Burst 和skip mode没有本质区别，只是不同公司叫法不一样。1.可控脉冲模式（Burst Mode），也可称为跳周期控制模式（Skip Cycle Mode）是指当处于轻载或待机条件时，由周期比PWM控制器时钟周期大的信号控制电路某一环节，使得PWM的输出脉冲周期性的有效或失效,这样即可实现恒定频率下通过减小开关次数，增大占空比来提高轻载和待机的效率.2.虽然Burst Mode方法在提高待机效率的同时，也带来一些问题，正如第一贴所说的.首先是频率降低导致输出电压纹波的增加，其次如果频率降至20kHz以内，可能有音频噪音.3.而在Burst Mode的OFF时期内，如果负载激增，输出电压会大大降低，如果输出电容