数字逻辑与数字系统设计第四章作业及参考答案.doc

P2224-5 图4-105所示是用CMOS边沿触发器和或非门组成的脉冲分频器。试画出在一系列CP脉冲作用下Q1、Q2和F的输出电压波形。设触发器的初始状态皆为0。（a） 2同步电路 （b）异步电路 图4-105 习题4-5图解：(a) (b) CP1Q1F2Q2CP2CP1Q1F1Q24-7 试分析图4-106所示时序逻辑电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。图4-106解：（1）电路的驱动方程： （2）电路状态方程： （3）电路输出方程：（4）列出状态转换真值表输入现态驱动次态输出XQ2 Q1D2 D1Q2 n+1 Q1n+1F00 00 00 0000 10 00 0001 00 00 0001 10 00 0010 00 10 1010 11 11 1011 01 01 0111 11 01 00（5）画出状态转换图000111101/11/01/00/0（6）由状态转换图可知，该电路可实现自启动功能。P2234-10 已知时序电路4-109所示。试分析该电路在C=1和C=0时电路逻辑功能。解：（1）由图5-27列出驱动方程和状态方程 C=1时，实现加法计数： C=0时，实现减法计数： （2）根据状态列状态转换表如下CC111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000000 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0（3）分析逻辑功能由状态转换表可知，该电路为同步二进制可逆计数器。C1时，实现加法计数器；C=0时，实现减法计数器。根据上述公式计算得加法计数状态（C1）和减法计算状态（C0）转换表，如表2所示。P2244-13 用D触发器和门电路设计1个同步十一进制加法计数器，并检查设计的电路能否自启动。解：（1）根据同步11进制计数器需选4个D触发器，其状态转换图如图4所示：图4（2）根据状态转换图列出次态卡诺图：00011110000001/00010/00100/00011/0010101/00110/01000/00111/011xxxx/0xxxx/0xxxx/0xxxx/0101001/01010/0xxxx/00000/1由Q3的卡诺图得：由Q1的卡诺图得： （3）根据次态卡诺图得到状态方程：0001111000000001001011xxxx1011x0由Q4的卡诺图得： 0001111000010101010111xxxx1001x0由Q2的卡诺图得： 0001111000000001000011xxxx1000x1由F的卡诺图得：（4）根据D触发器的特征方程得出驱动方程：，（5）根据驱动方程画出逻辑电路如图5所示。图5 十一进制计数器电路图（6）验证设计的正确性：将0000作为初状态，代入状态方程中依次计算次态值如下表所列。CPF12345678910110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 00 0 0 0000000000011 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 0 01 1 0 11 1 1 00 1 0 01 0 0 010011（7）检查自启动功能：由上表可得电路能进入有效循环态，因此能自启动。P224 4-19 图4-114所示电路是由两片同步十进制计数器74160组成的计数器，试分析是多少进制计数器，两片之间是几进制。图4-114解：U1构成M=10（09）的十进制计数器，U2和非门构成M9（19）计数器，U1、U2共用一个时钟CP，U1的进位输出与U2的计数使能端ENP和ENT连接在一起；因此，当U1输入第9个脉冲时，U1的进位RCO输出为1，第10个脉冲到来时，U2计数值加1，U1复位为0。当计数输出等于90时，下一个脉冲到来时U1、U2的输出均为0001，其中U1