LTC1661中文资料.docx

LTC 1661 MSOP封装的微功率，双通道10位DAC特点： 纤巧：两个采用8引脚MSOP封装的10位DAC-占用极级空间为SO-8封装的一半 微功率：每路DAC的电流仅为60Ua睡眠模式：1uA(以延长电池的使用寿命) 轨至轨电压输出可驱动1000pF的容性负载 2.7V至5.5V的宽电压范围 用于独立和同时DAC更新的双缓冲结构 基准范围包括电源以提供比例式 0VVCC输出 基准输入在所有阻值(典型值260K)条件下均具有很定阻抗-除了外部缓冲器 具有施密特(schmitt)触发器输入的三线式串行接口 差分非线性度：0.75LSB(最大值)应用 移动通信 数字控制式放大器和衰减器 便携式电池供电型仪器 针对制造的自动校准 远程工业设备描述 LTC1661将两个准确的可串行寻址的10位数模转化器(DAC)集成在两个微小型的MS8 封装之中。每个缓冲DAC仅吸收60uA的电流，却能够提供超过5mA的DC输出电流，并可靠地驱动高达1000pF的容性负载。睡眠模式进一步把总电流降到可忽略不计的1uA。 凌力尔特公司专有的固有单电压内插架构提供了超卓的线性度，并实现异常小巧的外不过形状。双缓冲逻辑输入提供了同时更新能力，并可用于执行至任一DAC的写操作，而不用中断睡眠模式。 超低电流，节能的睡眠模式和极其紧凑的外形尺寸使LTC1661非常适合应用于电池电源，简单明了的可用性，高性能与宽电压电源范围则使之成为通用型转换器的绝佳选择。 如果需要更多的输出甚至更高的电路板密度，请参考面向10位应用的LTC1660微功率八通道DAC的相关信息。对于8位应用，请查阅LTC1665微功率8通道DAC的有关信息。系统框架图B通道10位AD输出A通道10位AD输出锁存器锁存器锁存器锁存器移位寄存器地址译码器逻辑控制微分非线性 绝对最大额定值(注释1)电压值(VCC) 到地(GND) - -0.3V7.5V 工作温度范围逻辑输入到地 - -0.3V7.5V LTC1661C070Vout A,VoutB，REF 到GND- -0.3VVCC+0.3V LTC1661I -4085最大结温125 焊接温度(焊接10s)-300储存温度范围- -65150封装及订货信息军工级产品请联系工厂电气特性标注 为表示此参数在产品的整个工作温度范围，其他没有特殊说明的，均指在 环境温度TA=25。 电源电压VCC=2.7V 5.5V,参考电压VrefVCC，输出Vout空载的情况下测得。符号参数条件标志MIN TYP MAXUNIT精度分辨率10Bits单调性1VVrefVCC-0.1V(注释2)10BitsDNL微分非线性1VVrefVCC-0.1V(注释2) 0.1 0.75LSBINL积分分线性1VVrefVCC-0.1V(注释2) 0.4 2LSBVos偏移误差在输出为20 即20/1024 0x145 30mV温度系数偏移误差 15uV/FSE满量程误差VCC=5V,Vref=4.096V1 12LSB温度系数满量程误差30uV/PSR电源抑制Vref=2.5V0.18LSB/V参考输入输入电压范围0 VCCVA输入阻抗有效模式 140 260K输入电容 15PFIref输入电流休眠模式 0.001 1uA电源VCC电源电压按要求选择2.7 5.5VIcc电源电流VCC=5V(注释3)VCC=5V(注释3)休眠模式(注释3)120 19595 1541 3u Au Au A标注 为表示此参数在产品的整个工作温度范围，其他没有特殊说明的，均指在 环境温度TA=25。 电源电压VCC=2.7V 5.5V,参考电压VrefVCC，输出Vout空载的情况下测得。符号参数条件标志MIN TYP MAXUNIT直流性能短路电流最低值Vout=0V，VCC=VREF=5V，Code=1023 10 25 100mA短路电流最高值Vout=VCC=Vref=5V，Code=0 7 19 120mA交流性能电压输出转换速率上升(注释4,5)下降(注释4,5) 0.60 0.25V/uSV/uS电压输出稳定时间0.5LSB(注释4,5) 30uS容性负载驱动 1000PF数字输入输出VIH高电平输入电压VCC=2.7V5.5VVCC=2.7V3.6V2.42.0VVVIL低电平输入电压VCC=4.5V5.5VVCC=2.75.5V 0.8 0.6VVILK数字输入漏电流Vin=GND VCC 10uACin数字输入电容(注释 6) 6pF时间特性标注 为表示此参数在产品的整个工作温度范围，其他没有特殊说明的，均指在环境温度TA=25。符号参数条件标志MIN TYP MAXUNITVCC=2.75.5Vt1SCK上升前数据建立时间40 15nSt2SCK上升后数据保持时间0 -10nSt3SCK高电平保持时间(注释6)30 14nSt4SCK低电平保持时间(注释6)30 14nSt5CS/LD 脉冲宽度(注释6)80 27nSt6传输LSB 时SCK高电平后到CS/LD高电平的时间(注释6)30 2nSt7CS/LD下降到SCK上升的时间(注释6)20 -21nSt9SCK低电平到CS低电平时间(注释6)0 -5nSt11CS/LD上升到SCK上升沿时间(注释6)20 0nSSCK频率方波(注释6) 16.7MHzVCC=4.55.5Vt1SCK上升前数据建立时间60 20nSt2SCK上升后数据保持时间0 -10nSt3SCK高电平保持时间(注释6)50 15nSt4SCK低电平保持时间(注释6)50 15nSt5CS/LD 脉冲宽度(注释6)100 30nSt6传输LSB 时SCK高电平后到CS/LD高电平的时间(注释6)50 3nSt7CS/LD下降到SCK上升的时间(注释6)30 -14nSt9SCK低电平到CS低电平时间(注释6)0 -5nSt11CS/LD上升到SCK上升沿时间(注释6)30 0nSSCK频率方波(注释6) 10MHz注释1：超过绝对最大额定值将可能导致设备受到损坏注释2：以上定义的非线性度和单调性均指输出值为201023(满量程)。详细请参考应用信息注释3：数字输入是指0V 或者VCC 即高低电平注释4：负载是具有容性100pF的10K负载注释5：VCC=Vref=5V. DAC输出在0.1Vfs与0.9Vfs之间 如输出 DA值=102922电源与输出电压值得最小差值与可输出的电流值积分非线性度典型工作特性图半量程输出与负载电流特性半量程输出与负载电流特性微分非线性度输出DA值输出DA值最小输出与负载电流特性信号阶跃反应时间特性负载调整率与输出电流特性电源电流温度特性电源电流与逻辑输出电压特性时序图引脚功能CS/LD(pin 1): 串行芯片选择/负载输出，当CS/LD低电平时，SCK使能将DIN引脚的数据移入寄存器。当CS/LD 拉高时，SCK无效，将制定的操作代码送到A3-A0，完成操作。CMOS与TLL电平有效。SCK(pin2) ：串行时钟输入，COMS 或者TTL电平有效DIN(pin3) : 串行数据输入，将字节数据发送到DIN引脚上在SCK的上升沿的时候移入16位寄存器中，CMOS或者TTL电平有效REF(Pin4)：参考电压输入。 0VVrefVCC。 VoutA，VoutB(PIN 8,5): DAC 模拟电压输出， 电压输出范围为 0VVoutA，VoutB Vref(1023/1024)VCC (Pin6): 电源电压输入：2.7VVCC5.5VGND(Pin7)：系统地定义微分非线性度(DNL): 两个相邻代码输出值得实际测量值与理想的1个LSB之间的差值 ，任意两个相邻代码的DNL误差均按如下公式计算 DNL=(Vout -LSB)/LSB 这里的Vout是指两个相邻代码值得差值如 Vout =V(513)-V(512)满量程误差(FSE): 实际的满量程值与理论的满量程值得差值。 满量程误差包含偏移和增益误差的影响。(参考应用信息)积分非线性度(INL): 直线穿过DAC转换曲线上的最后一个点的误差值。 (定义: 积分非线性表示了ADC器件在所有的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的距离) 因为即使是最小的代码其输出值也大于0，而线性度是从最小的代码到最大的代码的线性计算。在给定一个输出代码，其积分非线性INL的计算公式如下： INL=Vout-Vos-(Vfs-Vos)(code/1023)/LSB 在给定输出代码的情况下的输出的DAC电压的测量。最低有效位(LSB):两个理想的相邻代码电压输出值之差。表示公式为： LSB=Vref/1024分辨率(n)：定义为满量程除以DAC输出总数，分辨率并非指线性偏移误差：从定义上来看，是指在DAC输出为0的时候，DA输出的电压值。一 个单电源DAC会有一个负偏差，但输出缺无法比0小(参照应用信息) 因此，单电源DAC偏差是在 DA输出最小时，测试其输出值即为DAC的偏移误差工作原理转换公式：LTC1661转换输出公式如下 Vout(ideal理想)=(K/1024) Vref K是指 通过二进制代码输送到D9D0的十进制代码值。 Vref是指引脚6 REF上的参考电压值。上电复位： LTC1661在上电后，将清除前设置，输出为0。 若LTC1661是第一次上电，则将使系统初始化电源时序： PIN4上的参考电压值VREF不能超过PIN6脚上的VCC电压0.3V，即VREFVCC+0.3V，特别需要注意在电源上电或关闭的瞬间，符合此限制。详细参考绝对额定最大值串行口：如下表格1。16输入字 包括 4位控制码，10输入数据代码，以及最后两位无效位。输入数控制指令在将数据送入寄存器后，在内部将串行数据转化为并行格式。10位并行数据将送入两个缓冲锁存器。第一个缓冲锁存器器、作为输入寄存器用于加载新的输入代码，第二个缓冲锁存器用于更新DAC输出，每一路DAC都有一个10位输入寄存器和一个10位DAC寄存器。通过对选择4位控制命令的值，可以执行单一操作，如下载更新一路DAC或者改变断电状态(休眠/唤醒模式)。另外，一些控制命令可以同时完成2个或多个操作，例如，如执行一路DAC-A输出时，将同时进行电源唤醒操作。可以控制1路DAC输出，也可以可以同时控制2路DAC输出，但如果是两路的话，那么是两路同时更新输出。寄存器控制时序 如下图1，当CS/LD保持低电平时，DIN上数据在SCK的上升沿移入16位移位寄存器。4位控制命令A3A0先发送，紧随着10位数据 D9D0，按MSB到LSB的顺序。 最后发送的X1，X0可不管。当16位数据都送入移位寄存器后，CS/LD拉高，系统将根据表格2 进行响应。在CS/LD高电平时，内部时钟无效.注：CS/LD拉低拉低之前必须先将SCK拉低。休眠模式 DAC控制指令1110 为休眠控制控制指令(如表格2)。此模式下，数字电路部分仍正常工作，而模拟部分进入休眠。静态功耗将大大降低，参考输入和模拟输出将进入高阻抗模式,而所有的DAC设置将保存在寄存器里面，当唤醒命令执行时，DAC输出为其进入休眠模式前的最后的状态。 发送控制命令1110将使系统进入休眠模式(发送的DAC控制码D9D0忽略) 为节省指令周期，在休眠模式的时候输入 0001和0010时，及数据时，寄存器值更新，在更新后按更新的数据输出。通过 单指令 1000 可以唤醒系统和更新输出值。操作指令 如下表2操作时序操作电压输出 LTC1161的每一路轨对轨的运放输出能够输出5mA的电流(VCC=5V). 在空载或者相当于85欧姆负载的情况下，输出值将会在几mV内摆动。输出放大器能够稳定驱动1000pF的容性负载。输出引脚上串联一个小电阻，可以稳定驱动任何的容性负载。如在输出引脚Vout 上串联一个20欧姆电阻，可以成功驱动一个1uF的容性负载。 2.2uF 负载需要一个10的电阻，而一个10uF电解电容的话则不需要任何负载(电容的本身的阻性已经相当于一个等效串联电阻)。在大多数情况下，大的电阻或者电容，或者两者都有的负载，均可以替代等