Verilog HDL 关键字.xls

序序号号名名称称说说明明备备注注 1always语句重复执行 2and逻辑与 3assign过程化持续赋值 4automatic递归调用修饰词 5begin顺序执行语句组开始 6buf缓冲器 7bufif0低电平使能缓冲器 8buffif1高电平使能缓冲器 9case分支语句 10casex分支语句 11casez分支语句 12cell 13cmos门级原语 14config配置 15deassign停止过程化语句赋值 16default分支语句其它选项 17defparam重写参数值 18design配置 19disable终止运行 20edge边沿 21else条件语句 22endbegin语句结束 23endcase分支语句结束 24endconfig配置结束 25endgenerate生成结束 26endmodule模块结束 27endfunctin函数结束 28endprimitive原始结束 29endspecify 30endtable真值表结束 31endtask任务结束 32event事件 33forfor循环 34force过程化持续赋值 35forever永久执行 36fork同步执行语句 37function函数 38generate生成 39genvargenerate循环 40highz0高阻0 41highz1高阻1 42ifif语句 43ifnonespecity 语句 44initial初始化 45inout双向 46input输入 47instance实例 48integer整型 49joinfork join 语句 50large强度 51liblist库列表 52localparam本地参数 53macromodule模块 54medium强度 55module模块 56nand逻辑与非 57negedge下降沿 58nmos门级MOS 59nor逻辑或非 60noshowcancelledspecify 语句 61not逻辑非 62notif0低电平是能非门 63notif1高电平使能非门 64or逻辑或 65output输出 66parameter参数 67pmosMOS原语 68posedge上升沿 69primitive原语 70pull0强度 71pull1强度 72pullup强度 73pulldown强度 74pulsestyle ondetectspecify 语句 75pulsestyle oneventspecify 语句 76rcmosMOS原语 77real实数 78realtime实数 79reg变量 80relesesforce release 81repeat重复 82rnmos门级MOS 83rpmos门级MOS 84rtran门级双向通道 85rtranif0门级双向通道 86rtranif1门级双向通道 87scalared类型修饰符 88showcancelledspecify 语句 89signed类型修饰符 90small强度 91apecify 92specparm指定参数 93strength强度 94strong0强度 95strong1强度 96supply0强度 97supply1强度 98table真值表 99task任务 100time时间类型 101tran门级双向通道 102tranif0门级双向通道带控制 103tranif1门级双向通道带控制 104tri网络数据类型 105tri0网络数据类型 106tri1网络数据类型 107triand网络数据类型 108trior网络数据类型 109trireg网络数据类型 110use配置语句 111vectored数据类型修饰符 112wait等待 113wand网络数据类型 114weak0强度 115weak1强度 116whi