基于DSPFPGA的网络化测控系统的设计与开发毕业论文.docx

哈尔滨工业大学工学硕士学位论文基于DSP+FPGA的网络化测控系统的设计与开发毕业论文目 录摘 要IAbstractII第1章 绪论11.1 引言11.2 测量技术发展概述11.3 控制系统现状分析21.4 课题来源及主要内容3第2章 测控系统总体实现方案52.1 测控系统总体设计52.2 以太网通信方案的选择62.3 数据采集控制卡的实现方案72.4 文件型数据库82.5 测控软件功能需求92.6 本章小结9第3章 数据采集控制卡的硬件设计103.1 数据采集控制卡的模块划分103.2 数据采集控制卡硬件电路设计113.2.1 DSP模块电路设计113.2.2 FPGA模块电路设计143.2.3 综合应用模块电路设计和联调173.3 以太网通信模块的设计223.3.1 以太网通信芯片简介233.3.2 以太网通信模块的电路设计233.4 电路设计注意事项及硬件调试方法253.5 本章小结26第4章 数据采集控制卡的软件设计274.1 QuartusII环境下FPGA多功能的实现274.1.1 FPGA功能模块概览284.1.2 DSP与FPGA通信模块294.1.3 BissC协议光栅通信模块304.1.4 光电编码器信号解码模块334.1.5 外部存储器扩展模块344.1.6 外部AD/DA扩展模块374.1.7 多周期等精度同步测频模块384.1.8 基于DDFS技术的信号发生模块404.1.9 数字信号处理模块444.2 CCS环境下DSP测控功能的实现444.2.1 DSP程序流程454.2.2 一种显著提高DSP程序运行速度的方法464.2.3 以太网通信功能的实现474.2.4 DSP对FPGA测控功能的控制504.3 本章小结50第5章 上位机测控系统软件的设计515.1 测控系统软件的功能架构515.2 实时监控模块515.2.1 模块简介515.2.2 新建工程525.2.3 信号测量535.2.4 运动控制555.2.5 文件处理565.3 网络通信模块585.4 数据后台处理模块605.5 本章小结61结 论62参考文献63哈尔滨工业大学学位论文原创性声明及使用授权说明66致 谢67附 录68千万不要删除行尾的分节符，此行不会被打印。在目录上点右键“更新域”，然后“更新整个目录”。打印前，不要忘记把上面“Abstract”这一行后加一空行哈尔滨工业大学工学硕士学位论文第1章 绪论1.1 引言测量是人类认识现实世界的途径，控制是人改造现实世界的手段。上世纪中后期诞生了以电子计算机为主导的包括数字信号处理、自动控制理论在内的一批新兴学科，随着数字化信息技术的迅猛发展，人类快速步入数字化时代。作为沟通现实世界与数字世界的桥梁，测量与控制得到了业界的广泛关注，测控仪器也一直是相关领域科研人员的研究热点3。在不断发展的军事科技和不断增长的工业需求的推动下，计算机、微电子、自动化和通信技术等领域成果丰硕，这对测控系统实现功能多样化与性能的提升提供了强有力的支持。1.2 测量技术发展概述随着测量技术的应用领域越来越广，测量仪器仪表得到了快速的发展6，近代测量仪器大致经历了如图1-1所示的几个发展阶段124。图1- 1测量仪器发展历程示意图模拟化仪器，仪器仪表内的实现原理均基于模拟电子技术与理论，形式固定，升级成本高，使用不便，已经逐渐被淘汰。数字化仪器，基于数字电子技术，对外部的模拟信号模数转换后，其后续的传输、处理均以数字方式进行，不仅提高了测量的快速性，而且功能多样，测量仪器的数字化是发展智能化、虚拟化、网络化的前提和基础。智能化仪器，测量仪器仪表的智能化即所谓的嵌入式系统的一种应用，内嵌的微控制器与仪器融为一体，可以实现较好的人机交互，拥有灵活的测量控制，能自主完成测试任务，功能多样、使用方便，应用广泛，是当前电子测量仪表的15。专用仪表，将所需要的测试功能设计成电路卡，然后通过计算机主板上的相关接口与之相连，构成一个基于PC的专用测量仪器，不仅结合了通用接口总线和智能化测量的优势，同时还能充分利用PC强大的数据处理7。，实际上是一个形式灵活的结构，将软件与硬件进行紧密结合，通过计算机控制硬件的测控模块，对获取的数据进行处理分析后根据用户定义的测控功能进行后续处理，实现了测量仪表的虚拟化，充分体现了“”的思想。虚拟仪器技术能快速将计算机技术与仪表技术的最新成果转化为仪器性能的提升78，利用模块化的测试硬件实现功能多样、使用方便、兼容性强的信号测量与控制系统1011，在仪器仪表发展史上具有里程碑式的意义。虚拟仪器系统主要包括三大部分：测控功能软件，高性能的模块化硬件和集成协调软硬件功能的平台12。虚拟仪器的功能扩展与更新成本较低，业界领先的NI公司的虚拟仪器软件平台的接口已经形成标准，可以轻松实现多个测量功能的单机集成。网络化虚拟仪表，电子通信、传感器、信号处理、网络和现场总线等技术不断取得的新成果很快应用到虚拟仪器领域中，虚拟仪器技术融合网络化技术就形成了网络化虚拟仪器技术9。网络化虚拟仪器充分利用网络优势，将各个功能组块分布到不同的网络物理位置实现远距离互联，系统搭建灵活，在线仪器数基本不受限制，共享网内资源17，可以通过远程数据库完成测控数据的远程处理与存储14，单系统实现多信号的可控化测量、处理与结果表现，极大地降低了系统搭建、运行、维护成本。美国国家仪器公司是专业从事的信号采集、调理与运动控制领域软硬件研发企业，上世纪八十年代提出的虚拟仪器概念引起了8， 其技术在业内一直保持国际领先水平。其产品可以针对不同的工程应用方向提供各种类型的测控模块以及配套的硬件驱动，同时其开发的LabVIEW可以很方便的搭建仪器的虚拟操作界面，LabWindows/CVI还提供对自主开发硬件的驱动设计接口，只需要小范围更换专用的硬件数据采集、运动控制模块卡就可以实现功能的多样化。同时其虚拟仪器产品也融合网络技术，很成功的践行了网络化虚拟仪器的概念。另外美国的HP、Tektronic和安捷伦等公司等在网络化虚拟仪器方面都有自己的成功之处。远程的网络化在线测量与控制已经得到多样化的实现，测控系统逐步走向。测量仪器仪表的虚拟化和网络化已经成为现代仪器科学的发展趋势，今后的测量仪器将可以简单通过一公式以概之“仪器”1.3 控制系统现状分析现代控制系统在历经了集散控制、现场总线控制阶段后正逐步走向网络化控制，其中通过以太网实现的网络化控制系统以其无与伦比的数据传输带宽、协议支持的广泛性、对工业现场的适应性和高可靠性已经得到越来越多的关注和应用13。随着以太网技术的不断完善，基于以太网的网络化运动控制系统必将有更广阔的应用前景。现阶段完全的网络化控制系统的实现障碍是网络传输延迟的不确定性，主要的解决途径有改善网络质量，改进通信协议和建立包含延迟的等方法1516，但是都没有从根本上解决实时性问题。嵌入式控制系统可以很好的克服网络化控制系统的实时性障碍。嵌入式控制系统是以应用为导向，基于计算机技术的，功能架构的，可以适应高可靠性、低成本、低功耗、小尺寸等多方面需求的，集软硬件于一体的灵活系统18。嵌入式控制系统的本质是将控制环节与被控对象体系结构融为一体，与传统控制体系不尽相同，嵌入式控制系统强调的是与受控对象的紧密联系性，要求控制的智能化、可靠性、安全性。现今的发展主要有以下方向和趋势：更强大的网络通信，更便捷的人机交互，更低功耗，更小尺寸1946。嵌入式控制系统可以很好的克服网络化控制系统的实时性障碍，但是又缺乏与外界进行安全高速数据交互的能力，本课题寻求了另外一种折中的解决方法，结合网络化控制系统和嵌入式控制系统之所长，实现了拥有网络化控制系统系统数据交互特点和嵌入式控制系统高实时性特点的网络化嵌入式控制系统。1.4 课题来源及主要内容网络化已成为当今测量与控制领域的共同发展趋势，随着DSP、FPGA/CPLD、ARM等高性能数据处理及控制芯片的相继出现，设计实现能同时担任数据测量与运动控制等多重任务的网络化嵌入式测控系统已经成为可能。网络化测控系统以其多任务、网络化、易于开发的特点，已成为现代工控领域的总体发展趋势。测控科研实践过程中，如果每次实验或者每个项目都对应开发一个具有专用功能的软硬件系统，不仅耗时，而且耗费资金，这就迫切需要一个通用的测控平台，根据不同项目或实验只需要做相应软件更新和少量硬件更改就可以满足需求，这样即缩短了开发时间又降低了项目成本。为了服务实验室相关项目，同时也是为线振动与过载组合测试设备、惯性产品动态组合测试试验提供测控平台所做的预先研究，本课题设计了网络化测试和控制平台的实现方案。但受课题研究时间的限制，难以实现兼顾现代网络化测控系统所有优势的完全系统，谨以实验室项目应用为背景，定位本测控系统的研发目标为：满足多受控系统的同步的需要，搭建拥有网络化测控系统网络化、可扩展性、大数据带宽特点的，具有相对广泛应用领域的测控平台系统，实现信息的远程通信、测控功能的嵌入式实现、操作的界面的虚拟化呈现。本课题的主要包括如下研究工作：（1）DSP、FPGA芯片和系统通信网络的调研、选型；（2）进行DSP最小系统模块卡、FPGA最小系统模块卡、综合应用模块、以太网通信模块卡的设计，完成以上各硬件模块的调试；（3）实现基于FPGA的各种测控功能；（4）基于DSP的测控端程序设计；（5）实时以太网的搭建，实现网络通信功能；（6）设计上位机测控系统软件平台，主要包括测控系统操作界面、网络通信、数据的结构化存储。（7）系统联调，实现所设计的测控功能。论文的机构安排为：第一章， 绪论部分，介绍本课题的背景以及相关领域的发展状况。第二章， 测控系统整体设计方案，介绍了系统架构，各模块的功能分配,以太网、数据库的选型，并细化列出了上位机测控软件的具体需求。第三章， 系统硬件设计部分，包括DSP最小系统模块、FPGA最小系统模块和综合应用模块在内的数据测量控制卡和以太网通信模块的主要芯片选型和具体电路设计、注意事项和调试方法及结果。第四章， 基于FPGA和DSP的测控卡级软件设计，完成QuartusII环境下FPGA内一些具体的测控功能代码块的实现和CCS环境下基于DSP的下位测控端控制流程及具体测控功能的实现方法。第五章， 上位机测控系统软件的设计，包括实时监控模块、网络通信模块和基于文件型的数据后台处理模块，测试网络通信性能，给出系统的调试结果。结论部分，叙述实际工作内容及步骤，总结课题研究结果。第2章 测控系统总体实现方案现代控制系统及各类工程测试实验中往往包含多个受控对象或监测节点，而且在大型系统中避免不了器件供应商各异和年代差异大等情况，往往一个系统中会囊括纷繁多样的通信媒介及协议，如果每个项目都针对性地开发一个专用的测控系统不仅加大了开发难度、延缓了开发周期，而且对也会对资金造成无谓的浪费，因此开发一个兼容性强的通用测控平台具有很高的实用价值。现代数据采集及控制领域中原来越多的现场采集设备需要扩展网络功能以实现远程控制和数据传输，以太网以其低成本、易于集成、传输距离远的优势得到了广泛应用。2.1 测控系统总体设计为了满足系统多测控对象、大数据量的需求，系统设计了多终端与主控中心通过以太网进行数据交互的系统架构，如图2-1所示。图2- 1 数据测量与控制系统的结构框架主要的伺服控制、数据采集工作由现场的嵌入式数据采集控制卡（以下简称测控终端）完成。每个测控终端通过以太网通讯模块扩展以太网接口，由点及面，以上位主控机为中心拓扑成一个以太网网络，实现上位机与测控终端的数据交互，满足了大数据量与较高实时性的要求。同时在上位机Visual Studio C# 环境下4344，设计测控软件界面，开发网络通信功能，上位机端主要负责测控终端的任务下发及模式配置、交互测控数据、通过文件型数据库对获得的测试文件进行管理和整个系统进行实时监控。2.2 以太网通信方案的选择以太网通信结构只用到了ISO/OSI标准规定的7层系统互连模型其中的5层，如图2-2(d)所示。以太网的采用CSMA/CD机制，由此导致的非确定性是传统以太网应用于对通信实时性要求较高的工业通信及控制场合的最大障碍。为了适应不同的实时性和成本要求，工业以太网对传统以太网主要有如图2-1所示的三种改进方式2021。图2- 2 工业以太网主要结构 如图2-2(a)所示基于TCP/IP的实现，这种方式沿用了以太网的1-4层，通过上层合理的控制来应对通信中的非确定性，而且能够与商用网络自由地通信，但只适用于对实时性要求不高的应用，使用这种方式的典型协议有和等；如图2-2(b)所示的基于以太网的实现，使用未修改过的以太网通信硬件，上层利用一种专用的传输协议来传输特定，并通过一个一定的时间来占用以太网资源，可以实现较高的实时性，这类协议主要有、等；如图2-2(c)所示基于修改过的以太网的实现，这种方式对以太网协议进行了修改(硬件修改)，通过MAC来对实时通道内的通信进行控制，非实时数据仍然可以传输，可以获得响应时间小于，这种方式下的典型协议主要包括、和等。如果采用基于修改过的以太网的实现，则必须对底层硬件进行修改，也就是说，不能利用我们常用的PC机，需要另向各总线标准支持商购买相应的主从站硬件，不仅增大了开发成本和开发难度，同时也降低了系统的通用性。随着控制功能的不断丰富、控制精度及测量精度的不断提升所导致的数据传输量的不断增大，这对更加高速有效的数据传输手段提出了需求。同时从可靠性角度出发，我们应该将已有的成熟的高速数据传输手段从可应用性和兼容性方面考虑做出简化并广泛推广。本系统的嵌入式数据采集控制卡可以很好地完成实时测控功能，网络通信主要进行大量数据的高速传输，对实时性要求不高，综合考虑这些因素，本系统采用了基于第一种方式的通信协议。测控卡与上位主机进行多卡组网之后，其通信传输层采用的协议有两种： TCP和UDP。TCP主要用于系统上电后进行初始任务配置和与一些重要节点信号的通信；UDP主要是用于对大量实时数据的传输，由于其无连接特性，可以使通信带宽大大增加，但是传输安全性会相应降低。2.3 数据采集控制卡的实现方案数据采集控制卡是系统测量与控制功能的实际执行者，测控卡良好的可扩展性可以为系统后续的升级提供广阔的空间，而且测控卡可能会面临强电磁干扰、高温、强震动、灰尘、静电等复杂的工作环境，它的设计质量直接关系到系统的整体测控性能，因此是本系统硬件设计的重点。本系统设计的测控卡的架构如图2-3灰色区域所示。图2- 3 测控卡的简易架构现代DSP技术不断发展，不仅能提供优越的数据处理性能，而且往往片上配有丰富的集成外设，方便了基于单片DSP扩展多种控制功能。本系统中DSP担负主控制器职能，负责流程控制、任务分配及系统各部分软、硬件的协调，主要包括控制算法的实现、协处理器任务的发放、以太网通信等。FPGA最大特点是现场可编程，这就相当于在一个芯片的尺寸空间内拥有了可以任意变化的数据处理电路，而且速度级别都是硬件级的。FPGA的触发器资源丰富，内部数据流并行，非常适合总线译码、外部中断触发的扩展及大量数据的并行处理。本系统中FPGA用以扩展与外围功能模块的通信接口，如获取反馈信号、输出控制信号、数据锁存等，这样就为系统升级、增加外设种类提供了可能性，同时当系统有大量复杂算法需要运算时，可以接受DSP分配的数据处理的任务。主要的测量控制任务通过以太网通信由运行于上位机的测控系统软件进行人工配置。2.4 文件型数据库测控卡通过以太网络实时传输到上位机的系统运行数据，不仅要进行快速地结构化存储，并且要便于查询，为将来对过程数据进行分析调用提供便利，这就需要专业的数据管理工具。通经过调研发现，文件型数据库有等特点，比较适合有较多操作的测控领域的应用，而关系型数据库更适合商业领域应用。文件型数据库的基本结构如图2-4所示，与传统关系型数据库的结构对比如表2-1所示。图2- 4 文件型数据库结构表2- 1关系型数据库与文件型数据库结构对比 本系统将开发基于分布式文件型数据库的数据管理功能模块，旨在为网络应用提供的高性能数据存储解决方案。2.5 测控软件功能需求测控软件的架构如图2-1所示，根据背景项目需求，其功能可以细化为如下几方面：（1）通过以太网与数据采集控制卡通讯，进行大量数据的高速传输；（2）嵌入式控制卡的初始化配置，测控任务的设置，适用于不同测试方案；（3）接收现场测控端的实时数据并加以显示，显示方式要包括曲线和列表；（4）测控任务启动与停止具有人工可操作性，可以兼顾多测控通道，且其配置独立，可以对已有数据通道进行删减或设置；（5）测试配置文件要有独立存储格式，以便下次识别调用；（6）填写测试报告相关信息，测试文件名，测试人员姓名，测试日期，测试摘要信息等，点击确定后就可以在与测控卡通讯的同时，把需要保存的测试数据保存到文件数据库中；（7）通过数据库对测试数据进行检索，在测控软件通过相关命令能够找到测试数据中任意测试文件，查看相关信息，以便对测试数据进行后续分析处理；（8）安全保护与故障诊断，通过安全逻辑判断，对系统采取相应的措施,如进行急停、断电等。 系统将采用功能强大、使用方便的VC#语言为开发环境，搭建一个软件平台，并在其中搭载各功能块。为了实现对大量数据管理的高效性，将通过文件型数据库来对大量的测试数据进行有效管理。2.6 本章小结本章根据网络化嵌入式测控系统的特点及背景项目需求，分别从四个方面完成系统的总体实现构想：对比几种以太网优缺点，最终确定网络通信方式的选型；完成数据采集控制卡的结构设计；对比关系型数据库和文件型数据库的优缺点，确定基于文件型数据库的实时数据存储方案；提炼并细化上位机测控系统软件的功能需求。这些构思将对后续的具体设计工作起到指导作用。第3章 数据采集控制卡的硬件设计3.1 数据采集控制卡的模块划分为了提高系统通用性、可扩展性，便于日后系统升级和损耗器件的更换，测控卡采用了模块化设计，由DSP最小系统模块、FPGA最小系统模块、综合应用模块和一些其它的专用功能模块组成，具体结构组成如图3-1所示。DSP和FPGA最小系统模块都分别配有独立的电源和时钟电路，即使脱离综合应用模块依然满足基本的运行配置。根据调研，测控卡功能的实现主要基于两款性能优越、应用广泛的芯片：主控芯片TMS320F28335、协处理器EP2C8Q208C8N。图3- 1 数据采集控制卡功能构成系统电路设计EDA环境为Altium Designer35，AD为Protel系列的最新版本，在延续Protel系列电子电路设计软件简单易用、界面友好、功能全面等特点的同时，更加注意电路仿真、信号完整新分析、联合开发、第三方文件的识别、库设计方面的合理性升级，而且它增加的一些顺应现代电子电路最新成果的功能也使其时刻保持在广大电路研发人员中的较高的认可度与使用率，如FPGA的仿真、硬件描述语言与C语言的支持等。3.2 数据采集控制卡硬件电路设计3.2.1 DSP模块电路设计3.2.1.1 TMS320F28335介绍TMS320F28335是美国德州仪器公司最新推出的一款带有浮点处理器(FPU)的新一代高性能数字信号控制器25，对已经在广泛领域中得到应用的定点DSP TMS320F2812在性能方面有全面的改进。与DSP2812相比，该芯片的有以下诸多优点与性能的提升：(1) 最多可达88个通用IO引脚，功能配置灵活，复用能力强，外部扩展接口XINTF扩展为32位，且提供复用功能；(2) 3个外部中断触发扩展引脚，且可以在不同IO引脚上灵活配置；(3) 存储空间更大256KDWords、访问更灵活，部分RAM空间提供非常有特点的双映射(Dual-Mapped)，6个DMA通道，多达18路的PWM输出，其中6路为高精度脉宽调制信号(HRPWM)；(4) 通信接口丰富：2个CAN模块、3个SCI模块、2个McBSP、1个SPI及1个I2C接口，ADC转换更精确快速；(5) 32位浮点数处理单元，为开发者编写浮点处理算法提供了极大便利。为了更好的实现系统的兼容性与，系统遵循设计的思想，DSP最小系统被设计成一个带有插针的PCB卡，可以通过插槽与综合应用模块进行插接。3.2.1.2 电源部分28xxx的数据手册中有说明25，当内核电压抖动时其PLL时钟输出也不稳定，1.9V时为150M输出，1.8V时为100M输出，可见平稳的电源供给对保证系统的稳定性能具有很重要的作用。TI公司的TPS767D301PWP型电源芯片，封装紧凑，高耐热，双路输出均有热关断功能，其中一路电压输出可调。DSP最小系统选用TPS767D301PWP为电源核心器件。图3- 2 DSP最小系统模块电源部分电源部分的设计如图3-2所示，TPS767D301有两个适配输出22，一个为3.3V，另一个可调，通过一组外部电阻的调校可以获得1.55.5V的稳定直流电源，两路输出电流均可达1A，且每一个输出端都有对应的独立输入端，本系统将二者并一，通过对地解耦电容降低输入的波动。对于可调输出端，通过两个分压电阻和一个调校电阻的调节输出1.9V的DSP内核电压。系统内兼有模拟、数字信号，为了降低数字信号对模拟信号的串扰，电源方面需要采取有效的屏蔽措施。本系统采用传统的模/数电压源与地之间通过电感隔离的方法，在原理图阶段通过不同网络标号进行有效区别。为了进一步降低电源的高频分量，在电源进入DSP之前还需要通过电容组进行对地解耦。3.2.1.3 JTAG接口部分图3- 3 DSP最小系统模块JTAG接口部分仿真/烧写接口的设计如图3-3所示，固定形式，关系到与DSP通信的成功与否，必须严格遵循芯片数据手册的电路形式。3.2.1.4 片上AD外部电路图3- 4 DSP最小系统模块模数转换部分28335片上的12位分辨率的数模转换器有16路独立的采样保持电路，采样方式灵活多样，16路的S/H结果对应一个转换电路进行可控的分时转换，转换器的转换精度高，转换启动方式灵活33。虽然片上A/D模块有参考电压生成电路，但是易存在偏差，本系统采用芯片U4生成2.048V高精度直流电压作为DSP模数转换的外部电压参考源，如图3-4所示。3.2.1.5 晶振部分晶振电路设计如图3-5所示，28335的时钟源由外部有源晶振提供，其输出特性为输出时钟与输入电压成函数关系，为了避免电源高频分量造成30M有源晶振输出的不稳定，所以电源输入经一个磁珠和解耦电容组合电路，使50MHZ以上的电源高频分量得到有效衰减。同时，根据信号完整性理论34，信号在不均匀传输线中传递时会有一定能量比例的频分量反射，而均匀传输线图3- 5 DSP最小系统模块时钟及复位电路的现实不存在性必然会导致时钟信号由晶振到DSP的传输过程中存在一定的反射，所以本系统晶振的输出串入一个低阻值的电阻R6，这样可以有效衰减反射信号。3.2.1.6 复位电路部分28335对复位信号要求比较严格，如果复位信号出现尖峰毛刺，频繁复位容易对器件造成损伤。如图3-5所示，芯片U3是TI公司为其DSP设计的专用复位功能芯片，可以通过手动触发生成200ms脉宽的方波低电平复位脉冲。同时U3还具有硬件看门狗功能，WDI引脚上一定频率的正负交变信号将清除内部的看门狗计数器，此处将WDI引脚的悬浮以禁止其看门狗功能。3.2.1.7其它28335的BOOT MODE有15种，系统上电之初将GPIO8487引脚的电平锁存进DSP内部寄存器，然后根据其逻辑组合选择不同的启动引导模式。由于DSP的启动模式的一般很少改变，所以本系统的设计的启动模式选择电路不采用比较占用板上空间的跳线方式，而是通过四个对地的20K电阻进行设置。GPIO8487引脚有内部上拉，上电自动使能，所以当某引脚不焊接电阻时上电采样为高电平，焊接对地电阻时为低电平。模块的PCB设计成小块独立电路卡，DSP其它未在最小系统提及的引脚为功能引脚，与外部连接通过插针，电路结构简单，不再赘述。3.2.2 FPGA模块电路设计3.2.2.1 FPGA及逻辑配置芯片选型EP2C8是Cyclone系列FPGA的第二代芯片，兼具了高集成度与低功耗特性。EP2C8系列FPGA器件拥有较丰富的片上资源，综合本系统的功能要求，权衡了片上逻辑资源、芯片引脚数及尺寸等因素，选择的芯片型号为EP2C8系列中的EP2C8Q208C8N，资源如表3-1所示。表3- 1 EP2C8Q208CN 的硬件资源逻辑单元 8256M4K RAM块（4kb）36总比特数1658881818乘法器18PLL2最多用户I/O管脚数182差分通道77多达182个可配置的I/O口，可以很方便地用于并行接口扩展，降低了DSP在接口通信方面的开销；丰富的片上存储资源支持多种应用方式和数字信号处理的实现；支持单线和低电压差分等多种I/O通信电平标准，FPGA片上兼容3.3/2.5/1.8V的LVTTL/LVCMOSE、LVDS、RSDS、HSTL等近20种通信电平标准。SOPC功能方面，支持Nios II系列软核处理器，可以扩展基于C语言开发的具有高可配置性的处理器，而且其执行逻辑为顺序，方便了习惯于传统语言开发逻辑的的软件设计与程序移植，提高了FPGA资源的利用率。逻辑功能的开发方式灵活多样，支持硬件描述语言VHDL/Verilog、原理图等。支持多种调试工具，如SignalTapII 嵌入式逻辑分析仪为实时观察片内硬件逻辑提供了途径。FPGA的特点之一是逻辑配置掉电丢失，因此需要专用的逻辑存储芯片来进行上电配置。本系统选定了专用串行配置芯片EPCS4，其拥有4194304位的FLASH空间，完全可以满足EP2C8Q208C8N的满配额需求；支持压缩逻辑文件的自解压功能；可以通过4线与FPGA连接完成串行数据配置，节省了FPGA的管脚资源；八脚封装，尺寸小，电路设计简单。3.2.2.2 调试与配置接口图3- 6 FPGA的逻辑配置与硬件调试接口FPGA的逻辑输入有两个阶段：烧写（programme）和配置（configurate），前者是将调试完毕的逻辑烧写到掉电不丢失的存储器中，后者是上电后从非易失性存储器中读出逻辑形成特定的内部硬件连接。Cyclone II系列FPGA的逻辑配置方法较为灵活丰富，根据外围配置芯片及电路的不同，其配置模式也分为主动模式（AS）、被动模式（PS）和基于JTAG模式三种。本系统选定的配置芯片EPCS4支持AS和基于JTAG两种配置模式。实际的调试过程中，这两种配置模式又可以衍生出以下三种应用方式：第一种，通过JTAG接口，在软件开发调试阶段，利用仿真器经JTAG接口进行逻辑的在线配置和内部信号的实时观察，此方式拥有最高优先权，配置文件为.SOF，逻辑易失；第二种，通过AS接口，最终代码经AS接口烧入EPCS4中，重新上电后FPGA自动进行逻辑读取配置片上SRAM，配置文件为.POF，逻辑非易失；第三种，通过JTAG接口，将待烧写的文件转换格式，生成.JIC文件，然后通过JTAG接口经由FPGA烧入EPCS4，逻辑非易失，但是此方法比较繁琐，较少用。三种方法的应用只在软件开发阶段有所区别，硬件电路互不矛盾，通过QuartusII的设置就能很容易实现，为了更全面的掌握FPGA的开发，本系统兼具了AS和JTAG两种接口，具体硬件电路设计如图3-6所示。3.2.2.3 电源模块FPGA的稳定工作工作需要高性能的电源供给，内核电压VCCINT范围为1.151.25V，外围IO电压VCCIO的电压范围与其IO通信所遵循的协议电平相关，本系统只涉及到3.3V，所以设计四个BANK的VCCIO均为3.3V。本系统电源适配芯片分别为AMS1117-ADJ和AMS1117-3.3，为了节省板上空间，两个芯片均为SOT-223封装，如图3-7所示。AMS1117-ADJ的输出如式（3-1）。 （3-1）图3- 7 FPGA最小系统电源设计由于VCCINT额定范围最大为1.25V，所以此处R5取为0。AMS1117-3.3的输出为3.3V定值，无需外部电阻调校。为了保证FPGA全资源运行时能有足够的功率供给，所以两个电源适配芯片均有备份，且二者并联。图3- 8 FPGA片上PLL电源调制电路EP2C8Q208C8N片上有两个PLL需要外部电源供电，参考相关数据手册23这部分电路设计如图3-8所示，通过磁珠和解耦电容对PLL电源的质量进行提升，大容值的电容放在FPGA远端，两个低容值的电容放在近端，在PCB布局时要离FPGA要尽可能地近，放置PCB布线规则标号以提醒以上设计规则。3.2.2.4 复位电路图3- 9 FPGA外部控制按键EP2C8Q208C8N提供丰富的外部触发以对内部逻辑和IO输出进行不同级别地整体控制。在QuartusII中使能后，当56引脚DEV_OE被低电平信号拉低后所有的I/O输出就会被设置成高阻态，信号变高后I/O输出将回复正常；当206引脚DEV_CLRn被低电平信号拉低后所有的内部寄存器将暂时归零，信号变高后寄存器将回复原始值；当26引脚nCONFIG被低电平信号拉低后FPGA 将丢失配置逻辑且I/O呈高阻态，归高后FPGA将重新进行逻辑配置。电路设计如图3-9所示。3.2.2.5 其它设计FPGA模块的时钟设计、外部连接插针与DSP模块类似，此处不再介绍。3.2.3 综合应用模块电路设计和联调完成DSP和FPGA最小模块的设计之后，还需要一个综合应用模块来完成二者的连接和外围功能扩展，将三者联系起来就构成了整个数据采集卡的硬件部分。3.2.3.1电源模块图3- 10 综合应用模块的电源设计如图3-10所示，电源模块的设计基于LM1117T-3.3和LM7805两款芯片为系统提供3.3V和5V的电源，当DSP和FPGA模块卡插接到综合应用模块时系统将会有较大的功率需求，所以两款电源芯片的封装选择为TO-220，以便安装散热片。外部电源的输入由自锁开关通断，经由肖特基整流二极管，防止操作失误正负反接造成系统不可逆的损伤，以LED指示输出电源是否正常。3.2.3.2基于FPGA的光栅、编码器接口扩展光栅/编码器位置信号按原理分主要有增量式和绝对式两种形式。随着外部位置传感器的不同其通信方式及协议也会各有差异，综合应用模块根据既定图3- 11 光栅、编码器通信部分设计示意图的两种传感器型号设计了位置信号的采集方案如示意图3-11所示。增量式位置信号，该信号为三对六线差分，通过FPGA内的增量式光电编码器位置解码模块可以获得代表位置量的脉冲计数结果；绝对式位置信号，针对基于BissC通信协议的某型号圆光栅，该信号为两对四线差分，FPGA通过与其进行串行同步通信，可以获得绝对位置信息。为了节省板上空间，两种信号的物理接口为同一个DR-9母口，采用同口复用的方式，通过板上跳线进行通信模式的选择。DR-9接口与既定的基于BissC协议的光栅接口相吻合，减少了接口转换带来的麻烦，而且DR(B)-9兼容性强、应用广泛，能较好地适应现场控制环境。DR-9各个针对应两种位置量获取接口的引脚连接如表3-2所示。表3- 2两种位置传感器件通讯接口引脚对应表圆光栅（绝对）编码器（增量）1NCA+2NCA-3SLO+B+4SLO-B-55V5V6MA+Z+7MA-Z-85V5V9GNDGND图3- 12 A/B/Z和MA/SLO信号的差分转换电路具体的电路实现如图3-12所示。A+/-、B+/-(SLO+/-)、Z+/- (MA+/-)信号在线缆上传输的过程都是差分信号的形式，所以信号在线缆上传输前后都要进行双线差分信号与单线信号的转换。 U7具有双路异向差分信号转换功能，通过跳线选择，U7可以实现绝对式模式下单线MA信号到双线MA+/MA-的输出转换和增量式模式下双线Z+/-输入信号到单线Z信号的转换。U8具有双路同向差分信号转换功能，本系统通过U8实现双线A+/-、B+/-(SLO+/-)到单线信号A、B(SLO)的转换。3.2.3.3基于FPGA的通用接口为了兼容其他的各种通信接口，综合应用模块设计了两路40针IDE插槽，在FPGA上设计相应的逻辑功能就可以实现多接口的兼容，比如可以扩展外部的AD、DA和存储器等。具体电路如图3-13所示，每个接口包括36个通用I/O引脚和两个电源引脚。图3- 13 综合应用模块通用接口设计3.2.3.4其它的接口扩展28335的片上通信接口种类丰富26-28，有eCAN、SPI、SCI和I2C等，为了以后开展基于DSP的各种通信实验，这些接口在综合应用模块板卡上都得到了扩展设计，同时利用FPGA的高度可编程能力，也可以在FPGA上编写通信逻辑实现相应的通信功能。SCI端口芯片选择MAXIM公司的MAX3232D，其供电电源和IO电平兼容3.3V，传输速率高达250Kbps，通过DB-9的母口与外界通信，电路设计如图3-14。图3- 14 综合应用模块SCI接口设计CAN通信芯片为SN65HVD232，它是为遵循ISO11898标准的CAN物理层通信而设计的专用芯片，3.3V供电，可达1Mbps的通信速率，电路设计如图3-15所示。图3- 15 综合应用模块eCAN接口设计与SCI和CAN的旨在系统间互联不同，SPI和I2C的通信属于芯片级的数据交换，通信无需电平转换，因此也就无需外部的功能芯片，只要引出相应功能引脚即可，如图3-16所示。图3- 16 综合应用模块SPI、I2C接口设计如图3-17所示，以上四种接口可以分别通过拨码开关switch2选择与DSP或者FPGA连接。由此选择SPI/SCI/I2C/CAN的主机，通过拨码开关switch1可以选择以上四种通信接口的类型。即同时只能有一个主机（DSP /FPGA）通过一种接口（SPI/SCI/I2C/CAN）与外部相连。图3- 17 四种接口类型与控制芯片的选择3.2.3.5 DSP和FPGA的物理连接 DSP和FPGA在功能应用模块卡上的连接一共有42位，分别通过1.5K电阻连通。通过这些连接位，二者可以实现直接的数据交互，如图3-18所示。图3- 18 功能应用模块DSP和FPGA连接方式3.3 以太网通信模块的设计虽然以太网通信模块不属于数据采集控制卡的部分，但是其应用与测控卡紧密相连，所以将其硬件电路的设计归入本章。测控卡的工作模式有两种：一种是单卡执行测控工作；另一种是多卡通过以太网通信模块构成网络，联网运行。本节主要内容是基于以太网协议专用接口芯片（以下简称接口芯片）的以太网通信模块的设计。3.3.1 以太网通信芯片简介本系统选用的接口芯片典型技术特性及优势有：高速网络数据传输，可达50Mbps；支持OSI模型中14层的硬件实现；内嵌10/100 Base TX以太网物理层；软硬件混合TCP/IP协议：TCP、UDP、ICMP、IPv4、AR、PPPPoE；8个独立传输层端口同时、独立连接；支持并行总线数据传输；128K的数据收发缓冲区，且可以动态进行分配调整；外部25MHZ，内部锁相环倍频至150 MHZ。芯片具体功能示意如图3-19所示。图3- 19 以太网协议专用接口芯片内部功能示意图利用接口芯片开发以太网通信功能，省却了对复杂的TCP/IP协议栈的细化研究，开发相对简便，能够方便快速地搭建一个多端点的通信网络，进行数据的联网传输，同时很好地利用了PC机网卡、网口等既有硬件设施，可以实现有很高的性价比。3.3.2 以太网通信模块的电路设计以太网通信模块也是一个分立的物理模块，要有独立的卡上电源与系统时钟电路。接口芯片已经完成了以太网通讯的大部分功能，另外本模块选用了带有信号传输变压器的RJ45网线插口MAG-JACK。具体设计电路如图3-20和3-21所示。3.3.2.1 电源构成和时钟生成本模块的电源分为数字和模拟的1.8V和3.3V，而接口芯片片上集成的DC-DC电路对3.3V输入进行降压转换生成1.8V输出，可以直接对其解耦和数模分离后重新引入芯片供电端，这极大简化了电源部分的设计。如果直接对模块供给3.3V电源，那么模块卡上就无需其他电源芯片，本系统就采用这种设计，因此电源模块只有解耦电容连接和数模电源分离，此处不赘述。时钟生成部分由一个25MHZ的晶振和两个18pF的陶瓷电容组成振荡电路，经片上PLL倍频生成150M系统时钟。图3- 20 以太网协议专用接口芯片电路设计3.3.2.2 模式选择 接口芯片内部集成有物理层PHY功能，但是同时还拥有外部PHY芯片的连接接口，如表3-3所示，通过OP_MODE3.0的设置可以选择应用内部或者外部PHY。如图，可以根据自己的选择焊接相应电阻。当选择了内部物理层（PHY）模式后，还要通过TEST_MODE3.0选择内部物理层的工作方式。由于本系统不涉及其他应用方式，已在电路设计时将TEST_MODE3.0全部拉低，即“0000”选择正常运行模式。 表3- 3 PHY模式设置OP_MODE3210描述000000010010其它保留3.3.2.3接口连接模块卡与外部主机微控制器的通信接口主要信号线有：16位数据线、10位地址线、8/16数据位宽选择、芯片复位、读写逻辑、芯片片选和外部中断触发。与MAG-JACK接口的连接形式固定，对两对四线的差分线要通过电阻和电容滤波电路提高信号质量。同时MAG-JACK上还有黄绿两个LED通信状态提示灯，通过接口芯片的专用信号输出引脚对其进行驱动，如图3-21所示。图3- 21 网线接口设计3.4 电路设计注意事项及硬件调试方法高速信号系统在进行PCB板设计时关于信号完整性有一些方需要注意的事项：高速信号走线时信号回流路径（地）要尽可能与信号去线在临近两层信号层上保持拓扑结构的一致，这样两线的信号磁场会基本抵消，关键信号可以设计专用的信号回流地线34；信号线变向时要以钝角或圆角形式，同一路径的信号线宽窄要保持不变以形成均匀传输线，防止传输线的变化导致的特性阻抗不定，从而降低信号反射，减小对信源的干扰；死铜一定要去除，否则不但起不到屏蔽干扰的效果，反而会加剧信号耦合；每个芯片都在电源引脚的尽可能近处放置小容量的解耦电容，滤除高频的纹波干扰提升电源性能；大容量电容在高频时呈现一定的感抗特性（铝电解电容尤其明显），所以宜并联一个小容量电容以提升高频特性。在硬件调试过程中，科学合理的调试步骤能降低危险性、提高成功率，本系统调试采用循序渐进方式，危险性最高的电源部分最先调试，先将防电源反接的肖特基二极管和电源芯片焊好，测量输出，确定基本设计正确，然后焊接解耦大容量极性电容，之后完成振荡电路和必须的芯片模式设置电路，然后焊接仿真器连接接口，检查确认后，连接仿真器确定DSP和FPGA最小系统能成功工作，最后再对其他外围电路进行焊接。3.5 本章小结本章完成了信号采集控制卡各模块和以太网接口独立模块的硬件设计，对相关功能列出了设计注意事项及适应本系统功能要求的设计特点，经过元器件的焊接与整卡联调，各项功能正常，章末列出了一些电路设计时候关于信号完整性方面的一些注意事项与设计、调试经验。第4章 数据采集控制卡的软件设计上一章已经搭建好数据采集控制卡的硬件平台，本章将分别以FPGA和DSP 为中心叙述了主要测控功能的实现。4.1 QuartusII环境下FPGA多功能的实现由于本系统选用的是Altera公司的FPGA，因此开发环境选择QuartusII。QuartusII是Altera开发的综合性可编程逻辑器件EDA环境，延续了其上一代软件MAX+PLUS II的众多优点，支持原理图、VHDL、Verilog以及AHDL（Altera企业级标准的硬件描述语言）等多种设计输入形式，可以完成从设计输入、下载到硬件测试整个开发流程24，同时QuartusII也对LeonardoSpectum、SynplifyPro、Modelsim第三方EDA工具提供了良好支持。QuartusII丰富的LPM宏功能模块是Altera团队开发的成熟的底层功能模块，构建复杂高级系统时充分利用这些模块可以有效提高系统稳定性、缩短开发周期、简化设计的复杂度。利用QuartusII进行FPGA开的完整流程如图4-1所示。其中QuartusII提供了功能强大的在线硬件仿真方式嵌入式逻辑分析仪SignalTapII，可以帮助开发人员在线实时观察FPGA内部寄存器、信号线的变化。在本系统的开发过程中便频繁用到SignalTapII。图4- 1 FPGA开发流程4.1.1 FPGA功能模块概览图4- 2 FPGA片上逻辑功能块及关系示意图FPGA作为测控卡的协处理器，主要功能在于增强系统的兼容性与可扩展性，只要在FPGA内植入相应逻辑，就可以为系统扩展多样的接口。同时，当DSP有大量数据需要实时处理时可以以任务的形式分发给FPGA，在FPGA内编写相应处理逻辑电路，之后