教案.第十一讲-边沿触发器及常用功能触发器、时序逻辑电路分析.doc

第十一讲 边沿触发器及常用功能触发器、时序逻辑电路分析本讲重点1.边沿触发器结构、原理和功能描述；2.同步时序逻辑电路分析方法；本讲难点1.边沿D触发器工作原理；2.时序逻辑电路多种描述方法和电路的逻辑功能分析；教学手段本讲宜于教师讲授为主、与学生互动为辅，用多媒体演示为主、板书为辅。教学步骤教学内容设计意图表达方式1回顾上次课JK触发器内容。回顾主从JK触发器：目的：解决主从RS触发器输入信号约束问题。由于，必然有SR0，所以主从JK触发器没有约束问题。 主从JK触发器一次变化问题CP=1期间，Q=0时J端出现正向脉冲；Q=1时K端出现正向脉冲，触发器的状态只能根据输入端的信号（可能是干扰信号）改变一次的现象称为一次变化现象。一次变化现象降低了主从JK触发器的抗干扰能力！回顾主从JK触发器之后引入新内容，如此处理教学效果会更好。为了节约课时采用课件PPT演示方式组织教学。2提出问题，导入边沿触发器内容进行讨论。1）为解决基本RS触发器输入信号直接控制输出以及约束问题，一种改进路线是：基本RS触发器时钟RS触发器主从RS触发器主从JK触发器，即先解决输入信号直接控制输出问题后，再解决输入信号约束问题。但JK触发器又出现了一次变化问题，能否先解决输入信号约束问题，再解决输入信号直接控制输出问题，这样解决有什么好处，会形成什么功能的触发器；2）常用功能的触发器有哪些？用问题激发学生听课的兴趣。3对上述问题进行逐一讲解、解答。3.1讲解D锁存器结构与工作原理。3.2讲解边沿触发D触发器结构与工作原理。3.3介绍边沿触发JK触发器原理。3.4介绍T触发器与T触发器功能。1. D锁存器目的：为了解决输入信号约束问题。D锁存器只有一个数据输入端D。CP=1时，当D=1输出Q=1；当D=0输出Q=0。当CP=0时，锁存器保持不变。电路结构： 符号： D锁存器存在空翻现象。特性方程：F 集成D锁存器2. 边沿触发D触发器目的：为了消除空翻现象，并且确保无一次变化问题。3. 边沿触发JK触发器例1：画出D触发器在给定输入和时钟作用下，对应输入的输出信号波形，设初始状态为Q=0。例2：画出JK触发器在给定输入和时钟作用下，对应输入的输出信号波形，设初始状态为Q=0。课堂练习单脉冲发生电路如图(a)所示，开关S为常闭开关。CP为时钟，周期为T。设各触发器初始状态为0。请回答：在图(b)中画出每按一次开关S（触点分离）Q0和Q1波形；求Q0的脉冲宽度tw与CP时钟周期T的关系。图(a) 图(b)4. T触发器与T触发器简介（1）T触发器（2）T触发器该部分让学生们了解D锁存器原理。为了节约课时，提高信息量，采用课件PPT演示方式组织教学。此处提醒：D锁存器存在空翻现象。此处解释：集成D锁存器可以作为计算机器件，主要是配合CPU使用。该部分让学生们了解边沿触发D触发器工作原理。此处强调：边沿触发器，无空翻现象和一次变化问题，是完整解决方案。此处提醒：实际D触发器都为上跳沿触发的。该部分让学生们了解边沿触发JK触发器原理。课堂设计：通过举例解题方式与学生互动式教学。为了节约课时采用课件PPT演示方式组织教学。课堂练习：开展与学生互动式教学。此处需要借助板书讲解。此处强调：T触发器与T触发器是原理上的触发器，实际当中没有对应的集成电路，都是由JK触发器或者D触发器转换而来的。4.小结边沿触发器及常用功能触发器等内容。1）边沿触发器：时钟边沿控制CP上升沿（或下降沿）时刻有效。边沿触发D触发器消除输入直接控制输出无一次变化问题，且对输入信号没有约束。2）根据逻辑功能不同，时钟触发器可分为：通过小结，使学生加深对边沿触发器以及常用功能触发器等内容的印象。5提出问题，引入时序电路分析内容的讨论。1）既然触发器是时序逻辑电路的基本单元电路，那么时序逻辑电路与组合逻辑电路有何区别，时序逻辑电路如何描述，如何分类；2）时序逻辑电路采用什么方法分析，其分析规律和步骤是什么？用问题激发学生听课的兴趣。6.1讲解时序逻辑电路的特点、功能以及描述方法。6.2讲解时序逻辑电路的分析方法。1. 时序逻辑电路的特点和功能描述 组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关。 时序电路： 时序逻辑电路的功能描述 时序逻辑电路的分类 时序逻辑电路的功能描述2. 时序逻辑电路的分析方法l 同步时序逻辑电路的分析例1：由JK触发器构成的电路如图所示，试分析其逻辑功能。根据逻辑图，写出触发器的时钟方程和驱动方程F 触发器的时钟方程：F 触发器的驱动方程：F 输出方程：将触发器的驱动方程代入特征方程（），得到时序逻辑电路的状态方程计算状态转换表并画状态转换图 根据状态转换表或状态转换图画时序图根据状态转换表、状态转换图和时序图，可以确定该电路为同步4位二进制加法计数器或同步十六进制加法计数器。例2：分析图示电路，并回答如下问题：（1）画出状态转换图，指出是几进制计数器；（2）该计数器能否自启动？根据逻辑图，写出触发器的驱动方程将触发器的驱动方程代入特征方程，得到状态方程列状态转换表和状态转换图 该电路为同步五进制加法计数器。有3个状态不在循环之内，不能自启动。课堂练习分析如下电路功能。写驱动方程求状态方程代入特性方程得到电路状态方程：写出输出方程：计算状态转换表并画状态转换图 电路功能：该部分让学生们了解时序逻辑电路的特点和功能描述等概念问题。此处提醒：同步时序电路不仅要求各触发器连接到同一CP时钟上，而且要求各触发器的触发时钟跳变情况必须一致。此处强调：每种时序逻辑电路的功能描述方法各有优缺点，往往需要几种描述方法联合应用。此处解释：分析一般时序逻辑电路时，通过状态转换图就能得到功能，所以不一定非要画出时序图。课堂设计：通过举例解题方式与学生互动式教学。此处提醒：各触发器的驱动方程有规律，后一个触发器驱动是前面各触发器原变量输出相与规律。此处提醒：16进制的进位状态发生在第15个脉冲后，第16个脉冲后电路复原。强调概念：有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效状态构成的循环。无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效状态若形成循环，则称为无效循环。自启动：在CLK作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。课堂练习：根据课堂进度情况，拟开展与学生互动式教学。为了节约课时采用课件PPT演示方式组织教学。7.小结同步时序逻辑电路分析方法内容1）时序逻辑电路的特点逻辑功能：任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。电路组成：与时间因素(CP)有关；含有记忆性的元件(触发器)。时序电路逻辑功能的表示方法：逻辑图、逻辑表达式、状态表、卡诺图、状态转换图和时序图等。2）时序电路的基本分析方法实质：逻辑图状态图。关键：列出驱动方程