简易的频谱分析仪设计毕业论文.doc

简易频谱分析仪的设计简易的频谱分析仪设计毕业论文目录摘 要IAbstractII1 绪 论- 1 -1.1 频谱分析仪的简介- 1 -1.2 总体设计方案比较- 2 -1.3 底层电路方案比较与选择- 2 -1.3.1本机振荡电路- 2 -1.3.2 混频电路- 3 -1.3.3 滤波电路- 3 -1.3.4 检波电路- 3 -1.3.5 扫频发生器电路- 4 -1.4 本课题研究的意义- 4 -1.5 本课题设计思路- 4 -2 频谱分析仪的硬件设计- 6 -2.1 频谱分析仪的整体结构- 6 -2.2 频谱分析仪的各模块电路设计- 7 -2.2.1 本机振荡器模块- 7 -2.2.2 混频器模块- 9 -2.2.3 放大器模块- 9 -2.2.4 滤波器模块- 10 -2.2.5 检波器模块- 12 -2.2.6 扫频发生器模块- 13 -2.2.7 电源保护模块- 16 -3 软件设计- 18 -3.1 软件设计要求- 18 -3.2 主程序的软件设计- 19 -4 系统调试与指标测试- 20 -4.1 硬件调试- 20 -4.2 软件调试- 20 -4.3 软硬联合调试- 20 -4.4 指标测试- 20 -4.4.1 仪器测试- 20 -4.4.2 指标测试- 20 -结 论- 23 -致 谢- 24 -参考文献- 25 -附 录- 26 -I1 绪 论1.1 频谱分析仪的简介 频谱分析仪是对无线电信号进行测量的必备手段，是从事电子产品研发、生产、检验的常用工具，在各种振动、噪声、电声、发动机、建筑、生物、医学等领域也起着重要作用。因此，频谱分析仪的应用十分广泛，被称为工程师的射频万用表。频谱仪被誉为射频领域的示波器，现代频谱仪不仅具有传统的频谱分析功能，而且通过扩展选件，可以集成功率计、频率计、标量/矢量网络分析仪、信号分析、通信测试仪等众多仪器的主要功能，堪称射频测试的集大成者，拥有一台高性能频谱仪，即可完成大部分射频测试、信号分析功能。现代实时频谱仪的出现，进一步将频谱仪的应用领域扩展到快速变化的瞬态信号测试、实时带宽信号分析中。传统的频谱分析仪的前端电路是一定带宽内可调谐的接收机,输入信号经变频器变频后由低通滤器输出,滤波输出作为垂直分量,频率作为水平分量,在示波器屏幕上绘出坐标图,就是输入信号的频谱图。由于变频器可以达到很宽的频率,例如30Hz-30GHz,与外部混频器配合,可扩展到100GHz以上,频谱分析仪是频率覆盖最宽的测量仪器之一。无论测量连续信号或调制信号,频谱分析仪都是很理想的测量工具。但是,传统的频谱分析仪也有明显的缺点,它只能测量频率的幅度,缺少相位信息,因此属于标量仪器而不是矢量仪器。基于快速傅里叶变换(FFT)的现代频谱分析仪，通过傅里叶运算将被测信号分解成分立的频率分量，达到与传统频谱分析仪同样的结果。这种新型的频谱分析仪采用数字方法直接由模拟/数字转换器(ADC)对输入信号取样，再经FFT处理后获得频谱分布图。在这种频谱分析仪中，为获得良好的仪器线性度和高分辨率，对信号进行数据采集时 ADC的取样率最少等于输入信号最高频率的两倍，亦即频率上限是100MHz的实时频谱分析仪需要ADC有200MS/S的取样率。目前半导体工艺水平可制成分辨率8位和取样率4GS/S的ADC或者分辨率12位和取样率800MS/S的ADC，亦即，原理上仪器可达到2GHz的带宽，为了扩展频率上限，可在ADC前端增加下变频器，本振采用数字调谐振荡器。这种混合式的频谱分析仪可扩展到几GHz以下的频段使用。 FFT的性能用取样点数和取样率来表征，例如用100KS/S的取样率对输入信号取样1024点，则最高输入频率是50KHz和分辨率是50Hz。如果取样点数为2048点，则分辨率提高到25Hz。由此可知，最高输人频率取决于取样率，分辨率取决于取样点数。FFT运算时间与取样，点数成对数关系，频谱分析仪需要高频率、高分辨率和高速运算时，要选用高速的FFT硬件，或者相应的数字信号处理器(DSP)芯片。例如，10MHz输入频率的1024点的运算时间80s，而10KHz的1024点的运算时间变为64ms，1KHz的1024点的运算时间增加至640ms。当运算时间超过200ms时，屏幕的反应变慢，不适于眼睛的观察,补救办法是减少取样点数，使运算时间降低至200ms以下。1.2 总体设计方案比较 方案一：FFT法。这种频谱分析仪采用数字方法直接由模拟/数字转换器(ADC)对输入信号取样,再经FFT处理后获得频谱分布图。它的频率范围受到ADC采集速率和FFT运算速度的限制。为获得良好的仪器线性度和高分辨率，ADC的取样率最少等于输入信号最高频率的两倍。FFT运算时间与取样点数成对数关系，频谱分析仪需要高频率、高分辨率和高速运算时，要选用高速的FFT硬件，或者相应的数字信号处理器(DSP)芯片。可见这种方法的优点是硬件电路简单，主要依靠软件运算，可以提高分辨率。其缺点是频率越高，对ADC和DSP芯片的速度要求越高，相应价格也越昂贵。 方案二：分段FFT。这种方法将输入信号分段，逐段进行FFT的处理，这样分段取样降低了对ADC和FFT硬件的速度要求，又可以在相对窄的频段内得到更高的频谱分辨率。但是这种方法在软件和硬件的设计和测试上显然要复杂很多，尤其是在1M-30MHz如此宽的频段范围内。 方案三：扫频法。这种频谱分析仪采用外差原理，由本机振荡器产生一定步进频率的信号与输入信号相乘，然后由适当的滤波器将差频分量滤出以代表相应频点的幅度。本机振荡信号可以达到很宽的频率，与外部混频器配合，可扩展到很高频率。这种方法的突出优点是扫频范围大，硬件成本低廉，但这种方法对硬件电路要求较高，各模块性能都需要精心设计，且连接在一起整体调试时有一定难度。而且它只适于测量稳态信号的频率幅度，但获得测量结果要花费较长的时间。根据实际条件和成本上的考虑，在满足题目要求的前提下，我们选择方案三来实现频谱分析仪的总体设计。1.3 底层电路方案比较与选择底层电路方案设计包括本机振荡模块，混频模块，扫频模块，滤波模块和检波模块方案设计。1.3.1本机振荡电路 方案一：采用DDS 信号发生器来产生本征频率。其实现方法是：利用单片机波表到FPGA 的RAM 中，然后将波表数据输出到D/A 中，通过D/A 转换而得到。该方法实现简单，只需要一片DA 芯片就可以了，但由于此方法只能产生频率较低的正弦波，对题目中所要求的1MHz-30MHz频率范围的正弦波产生比较困难，因此舍弃该方法。 方案二：采用锁相环的频率合成技术实现通过改变程序分频器的分频比可以获得频率稳定度等同与晶振的输出信号，基于锁相环的窄带跟踪特性，可以较好的选择所需频率信号，抑制杂散分量。但由于锁相环本身是个惰性环节，频率转换时间较长，同时受VCO 可变频率范围的影响，频带不能做的很宽。 方案三：采用AD9850来产生本征频率正弦波。AD9850是AD 公司最新推出的采用先进CMOS 技术生产的具有高集成度的直接数字合成器，内置32 位频率累加器、10bit 高速DAC、高速比较器和可软件选通的时钟6 倍频电路。外接参考频率源时，AD9850可以产生频谱纯净、频率和相位都可控且稳定度非常高的正弦波，可以直接作为信号源。由于要产生的正弦波信号要稳定度高、相位稳定、频带较宽，且目前有可用的AD9850模块可用，因此采用方案三。1.3.2 混频电路方案一：采用三极管电路实现信号的混频。由于在该方案中用到了分立元件三极管，电路中容易产生非线性失真，同时，相对于数字电路来说，该电路性能也不是很稳定。方案二：采用模拟乘法器芯片AD835 实现信号的混频。AD835 是电压输出的模拟乘法器，其基本功能是实现W=XY+Z。该乘法器芯片可以实现250MHz 范围内信号的混频。根据以上的分析可知，由AD835 实现的混频器电路性能要优于采用三极管实现的混频器电路，因此，采用方案二实现电路。1.3.3 滤波电路方案一：直接采用RC 电路实现窄带滤波器功能。即直接将R 和C 接成低通加高通或带通的形式。由于窄带滤波器的带宽非常窄，且频率范围非常高，因此要实现电路的功能，电路的阶数要很高，电路相对比较繁琐。方案二：采用运放加分立元件组成的有源滤波电路或者单片集成滤波器。这类滤波器仅适用于低频范围，且Q值不高，带外衰减很小。方案三：采用声表面滤波器。这种滤波器工作频率和相对带宽都较宽，但是其带内衰减比较大，一般不低于15dB，市场上也难于购买。方案四：采用MAX297 8阶圆型（Elliptic）滤波器，它的滚降速度快，从通频带到阻带的过渡带可以做的很窄。在椭圆型滤波器中，第一个传输零点后输出将随频率的变高而增大，直到第二个零点处。这样重复就会使频率响应呈现波浪形，阻带从fS算起，高于频率fS处的增益不会超过fS处的增益。在椭圆型滤波中，通频带内的增益存在一定范围的波动。椭圆型滤波器的一个重要参数就是过渡比。过渡比定义为阻带频率fS与拐角频率（有时也等同为截止频率）由时钟频率确定。时钟既可以是外接的时钟，也可以是自己的内部时钟。使用内部时钟时只需外接一个定时用的电容既可。综上所诉，本设计采用方案四即椭圆滤波器作为滤波电路。1.3.4 检波电路方案一：利用二极管和电容即可构成一个简单的检测电路。这种方法在输入信号幅度比较大的情况下，输入电压峰峰值和输出电压呈线性关系，但若输入信号幅度较小则变成非线性关系，测量数据不准确。方案二：利用二极管和运放构成检波电路来测量电压峰峰值。由于运放的存在，该方法很难在高频环境下使用。方案三：为了提高检波精度，选择MX636作为检波电路，它的外围电路只有一个电容值这个电容的选择很重要，它决定了检波的精度和稳定时间。大电容检测精度高，放电时间长；小电容会加大检波电路的输出电压的波纹，是检测精度下降。为了平衡DDS的扫频速度和数据采集精度的问题，我们选择了0.1uF，经过检测的效果比较理想。综上所述并考虑到实际情况，故本系统采用方案三。1.3.5 扫频发生器电路方案一：采用FPGA为核心的直接数字合成技术。考虑到所需最高频率45.7MHZ，导致对后级D/A芯片的速度有很高要求，这样芯片很难购得。方案二：采用SPCE061A单片机，其特点是系统结构简单、成本低，使用方便，使用价值高。综上所述，本系统采用方案二。1.4 本课题研究的意义从事通信工程的技术人员，在很多时候需要对信号进行分析，针对不同观察域，分别用示波器、频谱分析仪和矢量分析仪观察信号。示波器只能观察信号的幅度、周期和频率；但频谱分析仪还可以分析信号的频率分布信息、频率、功率、谐波、杂波、噪声、干扰和失真，而矢量分析仪可以在频谱分析仪基础上分析数字调制信号调制质量。早期的信号观察，主要依赖示波器在时域内观察信号；傅立叶变换告诉我们：任何时域内电信号都是由一个或多个不同频率、不同幅度和不同相位的正弦波组成的，但应用示波器无法观察到频域内信息，只能在时域内观察；应用频域测量，就能以频谱的形式显示出每个正弦波的幅度随频率变化的情况。本文采用外差原理设计并实现频谱分析仪。利用DDS芯片生成10KHZ步进的本机振荡器，AD835做混频器，通过滤波器取出各个频点（相隔10KHZ）的值，再配合放大，检波电路收集采样值，经凌阳单片机SPCE061A处理，最后送示波器显示频谱。测量频率范围覆盖130MHZ，可根据用户需要设定显示频谱的中心频率和带宽，还可以识别调幅，调频和等幅波信号。1.5 本课题设计思路本文以简易的频谱分析仪为研究内容，对国内外现状进行详细的了解后，结合自己所学知识，以SPCE061为内核，搭建一个简易的频谱分析仪。这个频谱分析仪测量频率范围覆盖130MHZ，可根据用户需要设定显示频谱的中心频率和带宽，还可以识别调幅，调频和等幅波信号。在设计研制过程中主要解决以下几个问题： (1)混频器的设计：混频器AD835可以实现250MHZ带宽内的混频，这对于我们的实验完全满足要求。而且其输出幅度在不同频率值时相对稳定，外围电路也相对简单，不需要进行复杂的调零调试。AD835对小信号的处理精度较高，不易输出新的频率分量，所以我们利用AD603将DDS输出的信号适当衰减，将输入小信号适当放大，再送入乘法器，以获得最好的相乘效果。(2)滤波器的设计：本设计要求频谱分辨力为10KHZ，所以每个扫频点的间隔为10KHZ。以此频点作为中心，左右各5KHZ范围之内为有效值，所以滤波器需要5KHZ的带宽。MAX297为8阶开关电容滤波器，可以实现截止频率0.1-50KHZ的可调，很容易满足题目的要求。其带内增益平坦，带外衰减速度很快。(3)本机振荡器的设计：本机振荡器要求产生10KHZ的步进信号，本系统采用DDS集成芯片AD9850。AD9850是高稳定度的直接数字频率合成器件，内部包含有输入寄存器、数据寄存器、数字合成器、10位高速D/A转换器和高速比较器。AD9850高速直接数字合成器根据设定的32位频率控制字和5位相移控制字，在外接125MHZ晶振时，可产生高达40MHZ的正弦波信号。(4)扫频发生器的设计：采用SPCE061A单片机，其特点是系统结构简单、成本低，使用方便，使用价值高。2 频谱分析仪的硬件设计2.1 频谱分析仪的整体结构本系统采用外差原理设计并实现频谱分析仪。利用DDS芯片生成10KHZ步进的本机振荡器，AD835做混频器，通过滤波器取出各个频点（相隔10KHZ）的值，再配合放大，检波电路收集采样值，经单片机SPCE061A处理，最后送示波器显示频谱。测量频率范围覆盖130MHZ，可根据用户需要设定显示频谱的中心频率和带宽，还可以识别调幅，调频和等幅波信号。整体结构如图2.1所示。放大 AD603 有效值 检波器 MX636 滤波器 MAX297 放大器 OP07 混频器 AD835fi示波器显示 MCUSPCE0610A AD603 衰减 数据采集 AD9850 本振信号键盘及显示电路图2.1 简易频谱分析仪的整体框图系统的整体工作流程如下：l 系统采用DDS芯片AD9850产生本机振荡信号，通过单片机控制对其不断写入命令字产生频率可变的正弦扫频本振信号。l 由于DDS输出信号随着频率增加幅度减小，通过放大器OP07使输出信号幅度维持基本不变。乘法器AD835与输入信号相乘，实现在频域上的谱线搬移，将输入信号的频域谱线搬移到滤波器的通带内。l 滤波后信号通过有效值检波器MX636检测其幅值，并将此幅值通过单片机进行数据处理后输出作为对应频率的功率。通过不断改变扫频信号的频率，就可以把输入信号的各个不同频率处的谱线都搬移到通带内检测出来，通过单片机处理后输出到液晶显示器，显示出输入信号的稳定频谱。2.2 频谱分析仪的各模块电路设计简易的频谱分析仪包括本机振荡器、混频器、放大器、滤波器、检波器、扫频发生器及电源保护七大模块，下面将一一介绍这七大部分硬件电路设计。2.2.1 本机振荡器模块 本机振荡器要求产生10KHZ的步进信号，本系统采用DDS集成芯片AD9850。AD9850是高稳定度的直接数字频率合成器件，内部包含有输入寄存器、数据寄存器、数字合成器、10位高速D/A转换器和高速比较器。AD9850高速直接数字合成器根据设定的32位频率控制字和5位相移控制字，在外接125MHZ晶振时，可产生高达40MHZ的正弦波信号。 根据说明书的电路制作了DDS集成板。实际测试DDS芯片所产生的信号波形（10MHZ）较好，幅度随着频率的升高而略有下降，为了满足AD835小信号混频性能，后接AD603加以衰减。 在软件控制上，由于方案要求本振信号以10KHZ频率步进增加，所以对AD9850频率,g调制字改变也应是快速的。AD9850调制字的装入可以采用异步串行接口UART，同时兼顾到单片机IO口得分配和对调制字装入速度的要求，将系统时钟改成最大值49MHZ，以加快扫描和扫描速度。2.2.1.1 AD9850的工作原理及内部结构AD9850内含可编程DDS系统和高速比较器，可实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器，由一个加法器和一个N位相位寄存器组成，N一般为2432。每来一个外部参考时钟，相位寄存器便以步长M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0360范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC 输出模拟量。相位寄存器每过2N/ M 个外部参考时钟后返回到初始状态一次，相应地正弦查询表每经过一个循环也回到初始位置，从而使整个DDS 系统输出一个正弦波。输出的正弦波频率fout = M*fc/ 2的N次方，fc 为外部参考时钟频率。 AD9850 采用32 位的相位累加器将信号截断成14 位输入到正弦查询表，查询表的输出再被截断成10 位后输入到DAC ，DAC 再输出两个互补的电流。DAC 满量程输出电流通过一个外接电阻RSET调节，典型值3.9千欧。将DAC 的输出经低通滤波后接到AD9850 内部的高速比较器上即可直接输出方波。而且在125MHz 的时钟下, 32 位频率控制字可使AD9850 输出频率分辨率达0. 0291Hz 。AD7755是一个24脚芯片，内部结构框图如图2.2所示，从图中可以看出，AD7755由模数转换电路ADC和信号处理电路两部分组成。ADC部分包括两个采样速率达900KHz的16位二阶ADC、增益可编程放大器(PGA ).基准电压源等模拟电路。两个16位ADC分别对负载电流和负载电压信号进行模数转换。图2.2为AD9850的组成原理。LPFDAC正弦波微控制器相位控 制字相位累加器 比较器正弦查询表累加 器方波相位寄存器累加 器频率控制字图2.2 AD9850组成原理AD9850采用CMOS工艺，其功耗在3.3V左右。供电时仅为155MW，扩展工业级温度范围为-4080度，采用28SSOP表面封装形式。AD9850的引脚排列如图2.3 图2.3AD9850引脚排列图 图2.3 AD9850引脚图2.2.1.2AD9850的控制字与控制时序AD9850有40 位控制字，32 位用于频率控制，5 位用于相位控制，1 位用于电源休眠( Powerdown) 控制，2位用于选择工作方式。这40 位控制字可通过并行或串行方式输入到AD9850 。在并行装入方式中，通过8 位总线D0 D7将数据输入到寄存器，在W - CL K 的上升沿装入8位数据，并把指针指向下一个输入寄存器，在重复5 次之后再在FQ - UD 上升沿把40位数据从输入寄存器装入到频率/ 相位数据寄存器(更新DDS 输出频率和相位) ， 同时把地址指针复位到第一个输入寄存器。 AD9850的复位(RESET) 信号为高电平有效，且脉冲宽度不小于5 个参考时钟周期。AD9850的参考时钟频率一般远高于单片机的时钟频率，因此AD9850 的复位(RESET)端可与单片机的复位端直接相连。2.2.2 混频器模块乘法器AD835可以实现250MHZ带宽内的混频，这对于我们的设计完全满足要求。而且其输出幅度在不同频率值时相对稳定，外围电路也相对简单，不需要进行复杂的调零调试，只需要对Z输入的直流信号进行相对调整即可。其基本原理如图2.4所示。其中W=X*Y+Z。 图2.4 基本原理框图AD835对小信号的处理精度较高，不易输出新的频率分量，所以我们利用AD603将DDS输出信号适当衰减，将输入小信号适当放大，再送入乘法器，以获得最好的相乘效果。在实际测试过程中，我们发现乘法器的输出信号幅度会随信号频率的升高而略有增加，很好弥补了DDS集成芯片AD9805输出信号的幅度随着频率的增加而小幅度降低的缺陷。AD603正是这样一种具有程控增益调整功能的芯片。它是美国ADI公司的专利产品，是一个低噪、90MHz带宽增益可调的集成运放，如增益用分贝表示，则增益与控制电压成线性关系，压摆率为275V/s。管脚间的连接方式决定了可编程的增益范围，增益在-11+30dB时的带宽为90Mhz，增益在+9+41dB时具有9MHz带宽，改变管脚间的连接电阻，可使增益处在上述范围内。该集成电路可应用于射频自动增益放大器、视频增益控制、A/D转换量程扩展和信号测量系统。2.2.3 放大器模块OP07芯片是一种低噪声，非斩波稳零的双极性运算放大器集成电路。由于OP07具有非常低的输入失调电压（对于OP07A最大为25V），所以OP07在很多应用场合不需要额外的调零措施。OP07同时具有输入偏置电流低（OP07A为2nA）和开环增益高（对于OP07A为300V/mV）的特点，这种低失调、高开环增益的特性使得OP07特别适用于高增益的测量设备和放大传感器的微弱信号等方面。 图2.5 OP07管脚图其特点是：超低偏移：150V最大。低输入偏置电流：1.8nA。低失调电压漂移：0.5V/ 。 3最大高电源电压范围：3V至22V 。1和8为偏置平衡(调零端)，2为反向输入端。3为正向输入端，4接地。5空脚，6为输出，7接电源+ 。 图2.6 典型低频噪声放大电路2.2.4 滤波器模块本设计要求频谱分辨力为10KHZ，所以每个扫频点的间隔为10KHZ。以此频点作为中心，左右各5KHZ范围之内为有效值，所以滤波器需要5KHZ的带宽。MAX297为8阶开关电容滤波器，可以实现截止频率0.150KHZ的可调，很容易满足题目的要求。其带内增益平坦，带外衰减速度很快。MAX297的1管脚的CLK信号可以外接一个电容实现截止频率的选择： 这样可以根据MAX297的截止频率和CLK的比值为1:50的关系确定截止频率fc，经过实际测试选择120pF可以实现5KHZ的截频，满足题目的频谱分辨力要求。如图2.7所示。 图2.7 由MAX297所组成的截止频率为5KHZ的LPF(1)MAX297的功能特点MAX293/294/297为8阶圆型（Elliptic）滤波器，它的滚降速度快，从通频带到阻带的过渡带可以作得很窄。在椭圆型滤波器中，第一个传输零点后输出将随频率的变高而增大，直到第二个零点处。这样几番重复就使阻事宾频响呈现波浪形，阻带从fS起算起，高于频率fS处的增益不会超过fS处的增益。在椭圆型滤波中，通频带内的增益存在一定范围的波动。椭圆型滤波器的一个重要参数就是过渡比。过渡比定义为阻带频率fS与拐角频率（有时也等同为截止频率）由时钟频率确定。时钟既可以是外接的时钟，也可以是自己的内部时钟。使用内部时钟时只需外接一个定时用的电容既可。在MAX29X系列滤波器集成电路中，除了滤波器电路外还有一个独立的运算放大器。用这个运算放大器可以组成配合MAX29X系列滤波器使用后的滤波、反混滤波等连续时间低通滤波器。下面归纳一下它们的特点： 全部为8阶低通滤波器。MAX291/MAX295为巴特沃思滤波器；MAX292/296为贝塞尔滤波器；MAX293/294/297为椭圆滤波器。 通过调整时钟，截止频率的调整范围为：0.1Hz25kHz（MAX291/292/293*294）；0.1HzkHz（MAX295/296/297）。 既可用外部时钟也可用内部时钟作为截止频率的控制时钟。 时钟频率和截止频率的比率：101(MAX291/292/293/294);501(MAX295/296/297)。 既可用单+5V电源供电也可用5V双电源供电。 有一个独立的运算放大器可用于其它应用目的。 8-pin DIP、8-pin SO和宽SO-16多种封装。(2)MAX297独立运算放大器的用法MAX29X中都设计有一个独立的运算放大器，这个放大器和滤波器的实现无直接关系，用这个放大器可组成一个一阶和二阶滤波器，用于实现MAX29X之前的反混叠滤波功能鄞MAX29X之后的时钟噪声抑制功能。这个运算放大器的反相端已在内部和GND相连。 图2.8是用该独立运放组成的2阶低通滤波器的电路，它的拐角频率为10kHz，输入阻抗为22，可满足MAX29X形状电容滤波器的最小负载要求（MAX29X的输出负载要求不小于20k）可以通过改变R1、R2、R3、C1、C2的元件值改变拐角频率。图2.8 2阶低通滤波器电路连接图2.2.5 检波器模块 为了提高检波精度，选择MX636作为检波电路，它的外围电路只有一个电容值（见图2.9）。这个电容的选择很重要，它决定了检波的精度和稳定时间。大电容检测精度高，放电时间长；小电容会加大检波电路的输出电压的波纹，是检测精度下降。为了平衡DDS的扫频速度和数据采集精度的问题，我们选择了0.1uF，效果经过检测比较理想。图2.9 MX检波电路原理图 2.2.6 扫频发生器模块（1） 本设计的扫频发生器采用SPCE061A单片机，其特点是系统结构简单、成本低，使用方便，使用价值高。其基本性能如下：可以产生正弦波、方波、三角波、锯齿波等几种周期信号；可以用键盘编辑生成正弦波、方波、三角波这三种信号的线性组合。增加外部存储器可以方便的是现信号存储功能，即有记忆功能系统可以实现的功能信号存储功能可存储掉电前用户编辑的信号和设置；可实现用键盘编辑产生任意信号。 （2）SPCE061A简介：SPC061A 是继nSP系列产品SPCE500A等之后凌阳科技推出的又一款16位结构的微控制器。与SPCE500A不同的是，在存储器资源方面考虑到用户的较少资源的需求以及便于程序调试等功能，SPCE061A里只内嵌32K字的闪存（FLASH）。较高的处理速度使nSP能够非常容易地、快速地处理复杂的数字信号。因此，与SPCE500A相比，以nSP为核心的SPCE061A微控制器是适用于数字语音识别应用领域产品的一种最经济的选择。SPCE061A在2.6V3.6V工作电压范围内的工作速度范围为0.32MHz49.152MHz，较高的工作速度使其应用领域更加拓宽。SPCE061A是数字声音和语音识别产品的一种最经济的应用。SPCE061A结构图如2.10所示。 图2.10 SPCE061A结构图(3) SPCE061A性能：16位s18nSPs18微处理器；工作电压：VDD为2.63.6V(cpu), VDDH为VDD5.5V(I/O)；CPU时钟：0.32MHz49.152MHz ；内置2K字SRAM；内置32K闪存ROM；可编程音频处理；晶体振荡器；系统处于备用状态下(时钟处于停止状态)，耗电小于2s18 A3.6V；2个16位可编程定时器/计数器(可自动预置初始计数值)；2个10位DAC(数-模转换)输出通道；32位通用可编程输入/输出端口；14个中断源可来自定时器A / B，时基，2个外部时钟源输入，键唤醒；7通道10位电压模-数转换器(ADC)和单通道声音模-数转换器；声音模-数转换器输入通道内置麦克风放大器和自动增益控制(AGC)功能；(4)SPCE061A系统时钟：系统时钟的信号源为PLL振荡器。系统时钟频率(Fosc)和CPU时钟频率(CPUCLK)可通过对P_SystemClock(写)($7013H)单元编程来控制。默认的Fosc、CPUCLK分别为24.576MHz和Fosc/8。用户可以通过对P_SystemClock单元编程完成对系统时钟和CPU时钟频率的定义。当系统被唤醒后最初时刻的CPUCLK频率亦为Fosc/8，随后逐渐被调整到用户设定的CPUCLK频率。这样，可避免系统在唤醒初始时刻读ROM出现错误。(5)SPCE061A中断：SPCE061A具有两种中断方式：快速中断请求FIQ(Fast Interrupt Request)中断和中断请求IRQ(Interrupt Request)中断。中断控制器可处理3种FIQ中断和14种IRQ中断，以及一个由指令BREAK控制的软中断。 相比之下，FIQ中断的优先级较高而IRQ中断的优先级较低。也就是说，FIQ中断可以中断IRQ中断服务子程序的执行，而CPU执行相应的FIQ中断服务子程序的过程不能被任何中断源的中断请求中断。(6) SPCE061A输入输出口：输入输出端口是系统与其它设备进行数据交换的接口。SPCE061A具有两个可编程输入输出端口：A口和B口。A口既是具有可编程唤醒功能的普通I/O口，又可与ADC的多路LINE_IN输入共用(IOA60与LINE_IN17共用；B口除了具有普通I/O口的功能外，在特定的管脚上还可以完成一些特殊的功能。 尽管数据能通过数据端口P_IOX_Data和数据缓冲器端口P_IOX_Buffer写入相同的数据寄存器，但从这两个端口读出的数据却来自不同的位置；从后者读出的仍是数据寄存器里的数据，而从前者读出的是I/O管脚上的电平状态。IOA70口为键唤醒源，通过读P_IOA_Latch单元来锁存IOA70端口的电平状态，从而可激活其唤醒功能。当IOA70口的状态和锁存时的状态不一致时，会触发系统由节电的睡眠工作模式切换到唤醒模式。 (7)SPCE061A定时器/计数器：SPCE061A提供了两个16位的定时器/计数器：TimerA和TimerB。TimerA为通用计数器；TimerB为多功能计数器。TimerA的时钟源由时钟源A和时钟源B进行“与”操作而形成；TimerB的时钟源仅为时钟源A。定时器发生溢出后会产生一个溢出信号(TAOUT/TBOUT)。一方面，它会作为定时器中断信号传输给CPU中断系统；另一方面，它又会作为4位计数器计数的时钟源信号，输出一个具有4位可调的脉宽调制占空比输出信号APWMO或BPWMO(分别从IOB8 和IOB9输出)，用来控制马达或其它一些设备的速度。此外，定时器溢出信号还可以用于触发ADC输入的自动转换过程和DAC输出的数据锁存。 向定时器的P_TimerA_Data(读/写)($700AH)单元或P_TimerB_Data(读/写)($700CH)单元写入一个计数值N后，选择一个合适的时钟源，定时器/计数器将在所选的时钟频率下开始以递增方式计数N，N+1，N+2，0xFFFE，0xFFFF。当计数达到0xFFFF后，定时器/计数器溢出，产生中断请求信号，被CPU响应后送入中断控制器进行处理。同时，N值将被重新载入定时器/计数器并重新开始计数。 在TimerA内，时钟源A是一个高频时钟源，时钟源B是一个低频时钟源。时钟源A和时钟源B的组合，为TimerA提供出多种计数速度。若以ClkA作为门控信号，1表示允许时钟源B信号通过，而0则表示禁止时钟源B信号通过而停止TimerA的计数。例如，如果时钟源A为“1”，TimerA时钟频率将取决于时钟源B；如果时钟源A为“0”，将停止TimerA的计数。EXT1和EXT2为外部时钟源。 (8) 模数转换器与数模转换器SPCE061A有8个10位模-数转换器通道，其中7个通道用于将模拟量信号 (例如电压信号) 转换为数字量信号, 可以直接通过引线(IOA06)输入。另外有一个通道只作为语音输入通道，通过内置有自动增益控制放大器的麦克风通道(MIC_IN)输入。实际上可以把ADC看作是一个实现模/数信号转换的编码器。 (9)扫频发生器工作原理：信号发生电路原理框图如图2.11所示。该信号发生器采用SPCE06lA芯片作为系统的CPU，配以少量的外围接口芯片，构成单片机的最小控制系统。5V电源经二极管降压后得到3.6V电压用作单片机电源。人机对话部分用A口组成键盘及数码管显示(图中略去未画)；信号输出部分用SPCE06lA提供的2个10位的数模转换器，即DACl和DAC2，以及外部运放电路组成。 图2.11 扫频信号发生器电路原理图信号生成过程如下：将生成信号的数据写入DAC1后，数字量转换为模拟量经DAC1引线端输出，输出电流加在电阻R9上形成信号电压，信号电压经运放U2A组成的跟随器输入数字电位器DP1(MAX5400)的高端，数字电位器DP1将分压后信号输入由运放U2C组成的跟随器后输入由运放U2D组成的运算放大器放大后输出。由于单片机的DAC只能输出电流，在电阻R9上形成的信号电压始终0，要输出正反相信号需调整信号信号的电平，为此，利用DAC2输出电流加在电阻R8上形成偏置电压，经由运放U2A组成的反相器形成负偏置电压(Vr)后，加在输出放大器U2D输入端，达到调整输出信号电平的目的。2.2.7 电源保护模块由于本系统各模块对电源的要求不一致，若各种电源值都由外部分别提供，则电源接口会显得很复杂，所以在电源设计上，本方案使用了稳压三极管。外部只提供正负16伏的电源，+15V用7815分压得到；- 15V用7915分压得到；+5V用7805分压得到；- 5V用7905分压得到。另外，为了防止用户误将电源反接而损毁系统内部芯片，我们在电源的入口接了一个二极管，负极接正电源，正极接负电源，若电源反接，接口电压会限制在二极管的导通压降0.7V，保证了整个电路安全。如图2.12所示。图2.12 电源分压及保护电路3 软件设计3.1 软件设计要求1.可测试性系统软件的可测试性有两个方面的含义:其一是较容易准确制定出测试结果，并根据对软件进行测试；其二是软件设计工作完成之后，首先在模拟环境下运行，经过静态分析和动态分析仿真运行，证明准确无误后才可以投入实际使用。2.可靠性它是系统软件最为重要的指标之一，该要求有两层意义：第一是运行参数环境改变时，软件能可靠地运行并能给出正确的结果，即要求软件具有自适应性；第二是在环境恶劣、干扰严重的情况下，软件必须保证系统能可靠的运行，这对系统的整体可靠运行尤其的重要。3.准确性这对整个系统具有重要的意义，对频谱分析仪而言就更具有实际的意义，其结果的准确程度是直接关系到用户的切身利益。因此，在算法选择上和位数选择方面满足实际要求、运算结果要符合国家相关的技术标准。4.实时性实时性是频谱分析仪的普遍要求。近年来，由于硬件的集成度与速度的提高，配合相应的软件，实时性容易满足要求，特别是对于汇编语言编制的软件。5.易理解易维护性软件系统容易阅读和理解，容易发现和纠正错误，容易修改和补充。由于生产过程自动化程度的不断提高，测控系统的结构日趋复杂，设计人员很难在短时间内就对整个系统理解无误，软件的设计与调试不可能一次就很顺利的完成，有些问题是在运行的过程中逐步的暴露出来的，这样就要求编制的软件能够易于理解和修改，在软件的设计方法中，结构化设计是一种最好的设计方法，这种设计方法是从整体到局部，然后由局部再到细节，先考虑整个系统要实现的功能，确定整体的目标，然后把这个目标分成一个个任务，任务中又可以分成若干小的任务，这样逐层细分，逐层实现它的功能，最后完全实现。 本系统采用模块化设计方法，这样不但使得设计的目标明确，思路清晰，而且在检错、调试时候也很方便。如果每个子程序单独运行正确，那么当如积木一样，把它们联合起来的时候，只要安排恰当，一般来说不会有什么问题，当然也不排除个别问题的产生，当有问题的时候，可以根据问题的种类和现象来判断出是哪一部分出的问题，很容易找出故障所在和原因。同时，采用模块化程序设计结构的设计方案，对于系统功能的扩充和修改也提供了很大的帮助和方便。3.2 主程序的软件设计在软件控制上，由于方案要求产生的10KHz频率步进增加，所以对AD9850频率调制字改变也应是快速的。AD9850调制字（Tuning Words）的装入采用异步串行接口UART，同时兼顾到单片机I/O口的分配和对调制字装入速度的要求，为了加快扫频和扫描速度，将系统时钟改成最大值49MHz，以加快扫频和扫描速度。 另外，由于硬件采集系统无法达到全频段的稳定性，在收集频谱样值后我们通过软件对其进行一定的校准处理：根据固定输入信号的幅值，对全频段扫描结果并记录比较，设计校准曲线，来达到良好的稳定性，弥补硬件频率失真带来的误差，提高频谱测量仪的精度。软件还对数据进行分析，根据频谱特性判别是AM、FM或单频波，计算调制深度或调频系数。 3.1 主程序流程图4 系统调试与指标测试4.1 硬件调试先对各个模块进行独立调试，各个模块成功调试后，将每个模块进行级联，整体调试效果。由于被测信号是130MHZ有效值为20MV的小信号，为提高测量精度，先将其放大，然后输入混频器。上诉部分为高频部分，为了避免产生自激，我们将其焊接的比较紧密并且让其远离电源，防止干扰。由于输入信号的带宽非常大，我们利用带宽增益控制器AD603进行固定增益放大。4.2 软件调试 测DDS扫描频率，观察10KHZ步进的频率稳定性，测试键盘和液显的操作界面。4.3 软硬联合调试在此过程中我们发现检波电路对数据的采集有非常大的影响，设计中，为了加快扫描速度，我们提高了单片机的时钟，但在DDS扫频时由于滤波器电容放电需要一定时间，所以为了保证扫描精度，必须加入延时以保证电容放电时间，使相邻频点的值不相互影响。 4.4 指标测试 指标测试是很重要的一个过程，它决定着整个系统是否起作用，各个模块是否有着很好的连接等重要问题。4.4.1 仪器测试 Tektronix TDS1012 双通道数字示波器 100MHz HT-1714C型直流稳压电源 TFG2030 DDS函数信号发生器 30MHz UT56 Multimeter 数字万用表4.4.2 指标测试（1）频率范围测试：测试条件：输入信号有效值20mV。表4.1频率范围测试输入频率fi/MHZ1234567 8 9 10示波器显示电压/V4.24.24.24.24.44.04.04.03.84.0测得输入信号有效值/MV21212122202020201920输入频率fi/MHZ11121314151617181920示波器显示电压/V4.03.83.83.83.83.84.03.84.03.8测得输入信号有效值/MV20191919191920192019输入频率fi/MHZ21222324252627282930示波器显示电压/V3.83.83.83.83.84.04.03.83.84.0测得输入信号有效值/MV19191919192020191920结果：最大误差2MV（2） 幅度精度测试：(示波器显示幅值和测得相应频点幅度有效值)表4.2幅度精度测试输入幅度有效值Fo=1MHZFo=10MHZFo=20MHZFo=30MHZ15MV3.2V/16MV3V/15MV3.2V/16MV2.6V/13MV20MV4.1V/23MV4V/20MV4V/20MV3.8V/19MV25MV4.6V/23MV4.9V/24.5MV5V/25V4.6V/23MV结果：在测量范围内，幅度精度较高,误差在2mV以内。（3）识别调幅，调频，等幅波测试： 输入等幅波，可精确扫描到中心频率点。 输入调幅波调制度为30%，调制信号频率为20KHz,中心频率Fo=10MHz,载波信号,幅度500mV峰峰值。结果：三条谱线，中心频率10MHz。两边频率为9.98MHz和10.02MHz，中间幅度/边频幅度约