10-4编码器(74HC147)的芯片设计.doc

数字集成电路课程设计数字集成电路课程设计 题 目 10 4 编码器 74HC147 的芯片设计 姓 名 周宜斌 学 号 111000843 学 院 物理与信息工程学院 专 业 微电子学 年 级 2010 级 指导教师 陈群超 签名 2014 年 1 月 5 日 数字集成电路课程设计评分表数字集成电路课程设计评分表 姓名 学号 设计组 其他成 员 课程设计 题目 出勤情况迟到 次 早退 次 旷课 次 事假 次 病假 次 项目评分标准得分 熟知并遵守实验室的各项规章制度 有责任感 团队协作能力强 10 分 工作态度 20 分 精益求精 善于学习与课程有关的新知识 提高学习能力 10 分 明确了解设计任务的目标 10 分 掌握数字芯片的工作原理 10 分 完成数字芯片的设计 10 分 完成数字芯片的验证 满足设计要求 10 分 工作成果 50 分 设计过程演示 问题答辩 10 分 文本结构规范 格式统一 行文表述规范准确 文理通顺流畅 打印或书写工整 标点 符号 计量单位正确 图表 曲线等符 合国家标准或工程要求 10 分 理论分析与计算正确 实验数据准确可靠 结构严谨 逻辑性强 论述层次清晰 10 分 工作报告 30 分 报告有独特见解 富有新意或有较深刻的分析 有较高的学术价 值或较强的应用价值 10 分 总分 100 分 总分 100 分 优 90 100 分 良 80 90 分 中 70 80 分 及格 60 70 分 不及格 0 60 分 导师 点评 导师签名 备注无故缺勤率高于无故缺勤率高于 10 10 为不合格 为不合格 I 目 录 第第 1 1 章章 概概 述述 1 1 1 1 课程设计目的 1 1 2 课程设计的主要内容 1 1 2 1 设计题目 1 1 2 2 设计要求 1 1 2 3 设计内容 1 第第 2 2 章章 功能分析及逻辑分析功能分析及逻辑分析 2 2 2 1 功能分析 2 2 2 电特性 3 2 3 真值表 4 2 4 电路图 4 第第 3 3 章章 电路设计及器件参数设计电路设计及器件参数设计 6 6 3 1 性能指标 6 3 2 模块划分 6 3 2 2 内部反相器 7 3 2 4 输入级电路 8 3 2 5 输入 输出保护电路 8 3 3 本章小结 8 第第 4 4 章章 电路模拟与仿真电路模拟与仿真 9 9 4 1 工艺库选择 9 4 2 二输入与非门 10 4 3 三输入与非门 11 4 4 四输入与非门 13 4 5 五输入与非门 15 4 6 输入反相器 17 4 7 内部反相器 19 4 8 输出反相器 21 4 9 整体电路 23 4 10 仿真结果分析 26 4 11 本章小结 27 II 第第 5 5 章章 版图设计版图设计 2828 5 1 原理 28 5 2 二输入与非门 28 5 3 三输入与非门 29 5 4 四输入与非门 30 5 5 五输入与非门 31 5 6 输入反相器 32 5 7 内部反相器 33 5 8 输出反相器 34 5 9 整体电路 35 5 10 本章小结 35 参考文献参考文献 3737 附附 录录 3838 附录 1 74HC147 资料 38 福州大学数字集成电路课程设计 报告 0 第 1 章 概 述 1 1 课程设计目的 综合应用已掌握的知识 熟悉集成电路设计流程 熟悉集成电路设计主流工具 强化学生的实际动手能力 培养学生的工程意识和系统观念 培养学生的团队协作能力 1 2 课程设计的主要内容 1 2 1 设计题目 10 4 编码器 74HC147 的芯片设计 1 2 2 设计要求 Vdd 5V VoH 4 6V Vol 0 4V 可驱动 10 个 LSTTL 电路 相对于 15pf 电容负载 1 rf ttns 6 TLH THL tns 10 PLH PHLiii tABCCons 12 PLH PHLiiii tABCSns mwPdis40 MHZfwork30 1 2 3 设计内容 功能分析及逻辑分析 电路设计及器件参数设计 估算功耗与延时 电路模拟与仿真 版图设计 版图数据提交及考核 课程设计总结 10 4 编码器 1 第 2 章 功能分析及逻辑分析 2 1 功能分析 74HC147 为 10 4 编码器 不同于普通串行进位加法器由低到高逐级进位 10 4 编码器所有位数的进位大多数情况下同时产生 运算速度快 电路结构复杂 其管脚图 如下 图图 2 1 74HC147 的管脚图 福州大学数字集成电路课程设计 报告 2 2 2 电特性 图图 2 2 1 74HC147 的直流特性 图图 2 2 2 74HC147 的交流特性 基于 VC 实现单片机和 PC 机的串行通信 3 2 3 真值表 表表 2 3 74HC147 的真值表 2 4 电路图 福州大学数字集成电路课程设计 报告 4 图图 2 4 74HC147 的整体电路图 福州大学本科生毕业设计 论文 5 第 3 章 电路设计及器件参数设计 3 1 性能指标 Vdd 1 8V VoH 4 6V Vol 0 4V 可驱动 10 个 LSTTL 电路 相对于 15pf 电容负载 1 rf ttns 6 TLH THL tns 10 PLH PHLiii tABCCons 12 PLH PHLiiii tABCSns 32 25 diswork PmW fMHz 3 2 模块划分 根据电路原理 可以将编码器的电路分为四个部分来设计 输入反相器 内部反相 器 输出反相器 与非门 3 2 1 输出级电路设计 其中 15 L CpF VDD 5V 联立可求得 n 87 所以可取 W 87um L 1um L W p 171 所以取 W 171um L 1um L W 福州大学数字集成电路课程设计 报告 6 3 2 2 内部反相器 Tr Tf 1ns 为负载电容 一般来说 内部反相器的负载由三个部分电容构成 分别是 本级漏极的 PN 结电容 Cpn 下级的栅电容 Cg 连线杂散电容 Cs 对于PMOS管 2 PNjjsw CCWBCWB Cj 是单位面积的结电容 Cjsw 是单位长度的周边电容 b 为有源区宽度 这里取 3 5um 这里的 Wn 和 Wp 近似取输出级的 Wn 和 Wp 的值 一般情况下 连线杂散电容远小于栅电容 故本次设计忽略 Cs 的影响 综合上述三部分的电容量 可以得到内部反相器的负载 FCCC pngl 151515 1016 8671056 41210 6 454 所以由 可得PMOS管 p 6 取W 6um L 1um L W 同理可算得NMOS管 n 3 24 取W 3um L 1um L W 3 2 3 与非门电路 内部逻辑门的设计采用与非门的等效反相器设计 也就是根据晶体管的串并联关系 再根据等效反相器中相应晶体管的尺寸 直接获得与非门的各晶体管的尺寸的方法 以两输入与非门为例 P 管的 W L 的计算 将两输入与非门的两个并联 P 管等效为内部反相器的 P 管 为保证在只有一个 PMOS 管导通的情况下 仍能获得所需要的上升时间 要求各 PMOS 管的宽长比与反相 器中的 PMOS 管相同 即 Wp 6um N 管的 W L 的计算 福州大学本科生毕业设计 论文 7 二输入与非门 n 6 取 W 6um L 1um L W 三输入与非门 n 9 取 W 9um L 1um L W 四输入与非门 n 12 取 W 12um L 1um L W 五输入与非门 n 15 取 W 15um L 1um L W 3 2 4 输入级电路 提拉管 PM1 的 W L 的计算 为了节省面积 同时又能使较快上升 取 W L 3 此处的 L 1um 即 W 3um CMOS 反相器 PM0S 管 W L 的计算 这个管的 W L 可以参考内部反相器的计算过程 这里取 W L 6 此处的 L 1um 即 W 6um CMOS 反相器 N 管 W L 的计算 由于要与兼容 而的输出电平在 0 4V 到 2 4V 之间 因此要选取反相器的转换电平为 v vvVV V iHiL it 4 1 2 4 24 0 2 min max 另外 由半导体器件物理知识可知 算出 所以 n 55 取 W 55um L 1um035 0 n p o k k L W 3 2 5 输入 输出保护电路 因为 MOS 器件的栅极有极高的绝缘电阻 当栅极处于浮置状态时 由于某种原因 感应的电荷无法很快地泄放掉 而 MOS 器件的栅氧化层极薄 这些感应的电荷使得 MOS 器件的栅与衬底之间产生非常高的电场 该电场强度如果超过栅氧化层的集成极限 则发生栅击穿 使 MOS 器件失效 因此要设置保护电路 保护电路 采用标准形式 可从工艺文件中直接调用标准焊盘电路 3 3 本章小结 通过本次实验 我了解了集成电路设计时候的电路划分 了解了在不同位置需要有 什么样的管子 如输入输出要有保护电路 驱动较大的负载需要设计较大尺寸的管子 同时我还掌握了不同管子的尺寸的计算方法 以及电容的计算方法 福州大学数字集成电路课程设计 报告 8 第 4 章 电路模拟与仿真 4 1 工艺库选择 图图 4 1 仿真所使用工艺库 福州大学本科生毕业设计 论文 9 4 2 二输入与非门 建立 schematic view 图图 4 2 1 二输入与非门原理图 建立 symbol 福州大学数字集成电路课程设计 报告 10 图图 4 2 2 二输入与非门的 symbol 4 3 三输入与非门 建立 schematic view 福州大学本科生毕业设计 论文 11 图图 4 3 1 三输入与非门的原理图 建立 symbol 福州大学数字集成电路课程设计 报告 12 图图 4 3 2 三输入与非门的 symbol 4 4 四输入与非门 建立 schematic view 福州大学本科生毕业设计 论文 13 图图 4 4 1 四输入与非门的原理图 建立 symbol 福州大学数字集成电路课程设计 报告 14 图图 4 4 2 四输入与非门的 symbol 4 5 五输入与非门 建立 schematic view 福州大学本科生毕业设计 论文 15 图图 4 5 1 五输入与非门的原理图 建立 symbol 福州大学数字集成电路课程设计 报告 16 图图 4 5 2 五输入与非门 symbol 4 6 输入反相器 建立 schematic view 福州大学本科生毕业设计 论文 17 图图 4 6 1 输入反相器的原理图 建立 symbol 福州大学数字集成电路课程设计 报告 18 图图 4 6 2 输入反相器 symbol 4 7 内部反相器 建立 schematic view 福州大学本科生毕业设计 论文 19 图图 4 7 1 内部反相器的原理图 建立 symbol 福州大学数字集成电路课程设计 报告 20 图图 4 7 2 内部反相器 symbol 4 8 输出反相器 建立 schematic view 福州大学本科生毕业设计 论文 21 图图 4 8 1 输出反相器的原理图 建立 symbol 福州大学数字集成电路课程设计 报告 22 图图 4 8 2 输出反相器的 symbol 4 9 整体电路 建立 schematic view 福州大学本科生毕业设计 论文 23 图图 4 9 1 整体电路的原理图 测试电路 福州大学数字集成电路课程设计 报告 24 图图 4 9 2 测试电路的原理图 仿真波形图 1 2 3 4 5 6 7 8 9 的输入延时分别为 0 10 20 30 40 50 60 70 80ns 周期分别为 20 40 60 80 100 120 140 160 180 上图输出分别为 D C B A 福州大学本科生毕业设计 论文 25 图图 4 9 3 仿真波形图 4 10 仿真结果分析 图图 4 10 1 仿真功耗图 福州大学数字集成电路课程设计 报告 26 图图 4 10 2 功耗值 由图可得功耗为 21 26mw 图图 4 10 3 上升时间下降时间和延迟时间 由图可知上升时间为 3 925ns 下降时间为 3 512ns 延迟时间为 5 633ns 4 11 本章小结 通过本次实验 我了解了 cadence 的使用 学会了画原理图及在原理图的基础上进行 仿真 并对仿真结果的功耗 反转时间和延迟时间等进行分析 福州大学本科生毕业设计 论文 27 第 5 章 版图设计 5 1 原理 版图设计时采用层次化 全手工的形式设计版图 整个版图设计的思想是先小后大 即先画出各级的版图 并进行 DRC 检查 检查无误后进行保存 最后调用这些单元进行 最后的版图设计 另外 本次设计的 COMS 尺寸有些比较大 故画版图时多以梳状形式 来设计 这样可以减小版图的面积 而又能保持其原来的性能 工具 Virtuso 的使用 5 2 二输入与非门 图图 5 2 二输入与非门的版图 福州大学数字集成电路课程设计 报告 28 5 3 三输入与非门 图图 5 3 三输入与非门的版图 福州大学本科生毕业设计 论文 29 5 4 四输入与非门 图图 5 4 四输入与非门的版图 福州大学数字集成电路课程设计 报告 30 5 5 五输入