D,CP触发器PPT

6 1概述 6 2触发器的电路结构及工作原理 6 3触发器功能的转换 6 4集成触发器的脉冲工作特性和主要指标 6触发器 作业 6 10 6 7 6 15 6 8 6 23 6 9 基本要求 熟练掌握SR触发器 JK触发器 D触发器及T触发器的逻辑功能 6 1概述 触发器 基本逻辑单元 能够存储一位二值逻辑信号 特点 具有两个能自行保持的稳定状态 双稳态 用来保持逻辑状态0 1 或者二进制数0 1 具有存储功能 由不同输入信号 触发信号 可以将触发器置成0 1不同状态 双稳态的概念 位置0 位置1 2个状态 稳态 间必须在外加条件 触发 下才可以互相转换 触发器信号 电平触发 触发信号为高电平或低电平 当输入有效触发电平时 引起触发器动作 不一定是翻转 这类触发器也可称为锁存器 边沿触发 触发信号为脉冲的跳变沿 上升沿或下降沿 当输入有效的跳变触发信号时 引起触发器动作 不一定翻转 6 1概述 6 1概述 触发器分类根据结构不同分 基本RS 同步RS 主从 维持阻塞 边沿CMOS等触发器 根据功能分 RS JK D T T 触发器 根据存储数据的过程分 静态触发器 靠电路状态的自锁功能存储数据 动态触发器 靠电路中的MOS管栅极输入电容上存储电荷来存储数据 例如输入电容存在电荷为0状态 反之为1状态 6 2 1基本RS触发器 与非门构成的基本RS触发器 6 2触发器的电路结构及工作原理 2 工作原理及逻辑功能 RD 1 SD 0 Q 1 RD 0 SD 1 Q 0 0 1 0 1 1 1 当 RD SD 1时 保持 RD 0 SD 0其间 2个Q 1 当这两端同时从0跳变为1时Q端的状态不定 1 1 0 1 0 0 1 1 1 1 0 1 约束条件 1 电路结构 6 2 1基本RS触发器 特性方程 约束条件 与非门构成的基本RS触发器 状态转换图 S 1即S 0 R 0即R 1 S 1R 0 S xR 0 S 0R x 初态 R S信号作用前Q端的状态 用Qn表示 次态 R S信号作用后Q端的状态 用Qn 1表示 Qn 1 6 2 1基本RS触发器 通常用虚线或阴影表示触发器处于不定状态 置1 置0 不允许 不定 置1 保持 或非门构成的基本RS触发器 约束条件 即 Qn 1 6 2 1基本RS触发器 3 工作波形 6 2 1基本RS触发器 例 运用基本SR触发器消除机械开关触点抖动引起的脉冲输出 SR锁存器的应用 构成防抖动开关 6 2 1基本RS触发器 复位 复位 保持 保持 置位 置位 置位 保持 复位 保持 6 2 2同步RS触发器 1 电路结构 2 工作原理及逻辑功能 CP 0 R S被封锁 输出保持 CP 1 R S起作用 约束条件 Qn 1 基本RS触发器 输出状态随R S的改变而随时发生动作 同步RS触发器 时钟信号有效时 R S的改变才会使输出发生动作 6 2 2同步RS触发器 状态转换图 3 基本RS触发器与同步RS触发器的特点 RS触发器 1 次态既与触发输入信号R S有关 也与现态 初态 有关 2 输出有2个稳态 双稳态 没有输入触发信号作用时 输出保持不变 3 稳定状态时 2个输出端的状态相反 4 在输入触发信号有效时 输出发生动作 翻转 置位 复位 保持 6 2 2同步RS触发器 同步触发器的空翻 同步触发器在一个CP脉冲作用后 CP 1期间 出现两次或两次以上翻转的现象称为空翻 1 2 3 1 电路结构 6 2 3主从RS触发器 主从结构 可以进一步提高电路的抗干扰能力 克服空翻 增加电路稳定性 2 当CP由1跳到0时 CP脉冲下降沿到来时 主触发器的输出状态保持不变 从触发器的输出状态由主触发器的输出状态决定 此时 由于CP 0 触发输入信号R和S被封锁 1 当CP 1时 从触发器FF1的输出状态保持不变 主触发器FF2的输出状态由R和S来决定 3 当CP 0时 电路保持原来的稳定状态 0 保持 1 1 0 RS决定 保持 1 主决定 1 0 主封锁 保持 1 2 工作原理 6 2 3主从RS触发器 主从触发方式的动作特点 输出状态的更新只发生在CP脉冲的下降沿 或上升沿 由CP脉冲下降沿 或上升沿 到来之前的R S信号决定 主触发器 同步RS 其状态由触发输入信号决定 从触发器 同步RS 其输出状态由主触发器的输出决定 下降沿触发 主从触发方式 逻辑功能 6 2 43主从RS触发器 CP 0期间CP 1期间CP 0期间 主FF不工作主FF工作主FF不工作从FF工作从FF不工作从FF工作 输出状态 从FF 不变 主FF输出取决于R S 输出状态 从FF 取决于主FF工作时的输出 并在瞬间发生动作 R S信号被封锁 输出状态 从FF 保持 逻辑功能在CP下降沿瞬间同基本RS触发器 6 2 43主从RS触发器 例 画出不同RS触发器的输出波形 设Q初态为0 S R 主从 Q 同步 基本Q 同步仿真 基本仿真 主从仿真 6 2 4主从JK触发器 JK触发器是在RS触发器基础上改进而来 在使用中没有约束条件 常见的JK触发器有主从结构的 也有边沿型的 把主从R S触发器R K S J 并从输出的Q端 端引入两个控制信号反馈到输入端 如图所示 就构成JK触发器 当J K 1时 满足约束条件 即JK触发器不存在约束条件 1 电路结构 6 2 4主从JK触发器 当J K 0时 S R 0 输出保持 Qn 1 Qn 当J 1 K 0时 若Qn 0 S 1 R 0 输出Qn 1 1 若Qn 1 S 0 R 0 输出Qn 1保持为1 即同J 当J 0 K 1时 若Qn 1 S 0 R 1 输出Qn 1 0 若Qn 0 S 0 R 0的输入组合 输出Qn 1保持为0 即同J 2 工作原理及逻辑功能 当J 1 K 1时 若Qn 0 S 1 R 0 输出Qn 1 1 若Qn 1 相当于S 0 R 1 输出Qn 1 0 所以有 即 翻转 基于RS原理分析 6 2 4主从JK触发器 2 工作原理及逻辑功能 主从JK触发器特性表 Qn 1 J 1 R X J X K 1 J 0K X J XK 0 6 2 4主从JK触发器 3 主从触发器的动作特点 1 触发器的动作分为2步 CP 1期间 主触发器接收触发输入信号 CP 从触发器接收主触发器输出信号 引起触发器动作 2 在CP 1期间 触发输入信号的多次变化只会引起触发器输出端发生一次动作 即一次性变化问题 因为从触发器只能在CP下降沿随主触发器发生一次动作 3 RS触发器 在CP 1期间 R S的任何一次改变都会引起主触发器的输出动作 而决定输出一次性变化的是R S的最后一次改变 4 JK触发器 由于主触发器的输入门与现态有关 决定输出一次性变化的是J或K的第一次改变 且仅出现在2种情况下 Qn 0时 CP 1期间 J第一次从0 1 Qn 1 1 Qn 1时 CP 1期间 K第一次从0 1 Qn 1 0 主从JK 主从RS 4 集成TTL主从JK触发器74LS72 6 2 4主从JK触发器 3输入JK触发器 J J1J2J3 K K1K2K3设置有低电平有效的直接置位与复位端SD RD 6 2 5主从D触发器 基于JK触发器 使J D K D 即构成D触发器由JK触发器特性方程 可知D触发器特性方程 D触发器 6 2 6主从T触发器和T 触发器 基于JK触发器 使J K T 即构成T触发器由JK触发器特性方程 可知T触发器特性方程 T 触发器 基于JK触发器 使J K 1 即构成 又称翻转器 逻辑符号 6 2 7边沿触发器 触发器的次态仅取决于有效时钟沿到达时刻的输入触发信号 当CP 0 0 1 1 D 1 维持 阻塞边沿D触发器 Qn 1 Qn D信号进入触发器 为状态刷新作好准备 保持 L3 L1 L2 6 2 7边沿触发器 当CP由0跳变为1 0 1 D 1 0 0 在CP脉冲的上升沿 触法器按此前的D信号刷新即动作 1 0 0 1 1 L3 L1 L2 6 2 7边沿触发器 1 当CP 1 结论 维持阻塞型D触发器在CP脉冲的上升沿到来瞬间使触发器的状态变化 D信号不影响 的状态 Q的状态不变 1 0 置1维持线 维持了Q2 0 即维持Q 1 置0阻塞线 阻塞了D的输入 1 1 1 0 0 1 1 置1阻塞 置0维持线 维持了Q 0 阻塞了D的输入 L3 L1 L2 2 由传输门组成的CMOS边沿D触发器 TG1导通 TG2断开 输入信号D送入主锁存器 TG3断开 TG4导通 从锁存器维持在原来的状态不变 1 CP 0时 1 C 0 Q 跟随D端的状态变化 使Q D 6 2 7边沿触发器 工作原理 工作原理 2 CP由0跳变到1 0 C 1 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通 TG4断开 从锁存器Q 的信号送Q端 6 2 7边沿触发器 3 典型集成电路 74HC HCT74中D触发器的逻辑图 6 2 7边沿触发器 74HC HCT74的功能表 国标逻辑符号 74HC HCT74的逻辑符号和功能表 具有直接置1 直接置0 正边沿触发的D功能触发器 边沿触发 6 2 7边沿触发器 1 D触发器构成JK触发器 Qn 1 D 通过改变输入控制信号的组合 可以将上述触发器之间互相转换 仿真 6 3触发器功能的转换 2 D触发器构成T触发器 Qn 1 D 仿真 6 3触发器功能的转换 3 D触发器构成T 触发器 Qn 1 D 二分频 仿真 6 3触发器功能的转换 4 将JK触发器转换为RS D T T 触发器 3RS触发器转换为JK 以主从RS触发器为例可知 令 仿真 仿真 仿真 仿真 6 3触发器功能的转换 例5 4 1设下降沿触发的JK触发器时钟脉冲和J K信号的波形如图所示试画出输出端Q的波形 设触发器的初始状态为0 翻转 翻转 同J 同J 保持 保持 触发器具有存储功能的逻辑电路 是构成时序电路的基本逻辑单元 每个触发器都能存储1位二值信息 触发器的触发输入信号如果对脉冲电平敏感则为电平触发锁存器 触发器的触发输入信号如果对时钟脉冲边沿敏感 则为边沿触发 它们在时钟脉冲的上升沿或下降沿作用下改变状态 触发器按逻辑功能分类有D触发器 JK触发器 T T 触发器和SR触发器 它们的功能可用特性表 特性方程和状态图来描述 触发器的电路结构与逻辑功能没有必然联系 小结 逻辑符号 表示边沿触发方式 表示主从触发方式 非号 表示低电平有效 加小圆圈 表示低电平有效触发或下降沿有效触发 不加小圆圈 表示高电平有效触发或上升沿有效触发 触发器的两要素 1 逻辑功能描述方法 逻辑符号 特性表 驱动表 特性方程 小结 特性表 小结 驱动表 特性方程 小结 1 基本RS触发器 锁存器 直接电平触发 低电平有效 高电平有效 无CP 2 触发方式 2 同步锁存 触发 CP的 高 低 电平期间触发 在整个电平期间接收信号RS JK D T 在整个电平期间状态相应更新 所以存在空翻 3 边沿触发只在CP的 或 边沿触发 只在CP的 或 边沿接收信号RS JK D T 只在CP的 或 边沿状态更新 克服了空翻 小结 4 主从触发 也是一种边沿式 有主 从两个触发器 在CP的高 低电平期间交替工作 封锁 只在CP的高电平期间 或低电平期间 接收信号RS JK D T 只在CP的 或 边沿总的输出状态更新 集成触发器中常见的直接置0和置1端RD 直接 异步