基于FPGA的出租车计费系统设计毕业设计论文

毕业设计论文 基于FPGA的出租车计费系统设计 毕 业 设 计 论 文基于FPGA的出租车计费系统设计 顾玮指导老师名称：王小娟专 业 名 称：物联网应用技术班 级 学 号：物联142 14841113论文提交日期：2016年11月28日论文答辩日期：2016年11月28日2016年11月28日毕业设计论文 基于FPGA的出租车计费系统设计 摘要车租车是现在人们出行方式中必不可缺少的方式之一，从上世纪八九十年开始出租车行业迅速发展出租车计费器就面临着巨大挑战，出租车计费器的性能也不断提升，EDA技术的发展和FPGA的发展让电子产品设计发生了巨大改变，不仅成本低，周期短，可靠性高，给人们的设计带来了诸多方便。FPGA，又名现场可编程门阵列，是第四代可编程逻辑器件。FPGA运用LCA逻辑单元阵列，包括可配置逻辑模块CLB、输入输出模块IOB和内部连线这三块。FPGA实现组合逻辑，每个查找表链接一个D触发器的输入端，触发器驱动其他逻辑电路或驱动I/O，这样就构成了可实现组合逻辑功能又实现了时序逻辑功能的基本逻辑单元模块，然后利用金属连线相互连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA可以无限次的编程。我们的作品实现出租车按照行驶的路程来计算所属要付的钱，用相应的硬件和软件来实现出租车计费器的可行性。关键词：出租车计价器 FPGA Quartus II软件 VHDL语言 23毕业设计论文 基于FPGA的出租车计费系统设计 ABSTRACTCar rental car is now the way people travel one of the indispensable way, from the eighties and ninety years of the last century the rapid development of the taxi industry taxi counter is facing enormous challenges, taxi meter performance is also rising , EDA technology development and the development of FPGA electronic product design has undergone tremendous changes, not only low cost, short cycle, high reliability, to the peoples design has brought a lot of convenience.FPGA, the field programmable gate array, is the fourth generation of programmable logic devices. FPGA uses the logic cell array LCA such a concept, including the configurable logic module CLB, IOB input and output modules and internal wiring three departments. FPGA to achieve combinational logic, each look-up table linked to a D flip-flop input, flip-flop and then drive the other logic or drive I / O, which constitutes both a combination of logic functions can achieve the basic functions of logic timing logic Logic unit modules, which are interconnected or connected to I / O modules using metal wiring. The logic of an FPGA is implemented by loading programming data into an internal static memory cell. The value stored in the memory cell determines the logical function of the logic cell and how it is connected between the modules or I / O. FPGA can achieve the function, FPGA allows unlimited programming.Our work to achieve a taxi in accordance with the distance traveled to calculate the money they have to pay, with the appropriate hardware and software to achieve the feasibility of a taxi meter.Key words: taxi meter Quartus II software FPGA VHDL language 目录摘要1ABSTRACT2第一章 绪论21.1 课题背景21.2 课题现状21.3 课题目的2第二章 设计内容介绍32.1 设计要求32.2 设计思路32.3 Cyclone IV芯片介绍42.4 VHDL语言介绍42.5 Quartus II 软件介绍4第三章 Quartus II使用方法63.1 启动Quartus II软件63.2 新建工程63.3 文件新建8图3.33编程界面93.4 编译程序93.5 生成模块93.6建立原理图文件10图3.64原理图113.7 编译原理图113.8 管脚锁定113.9 重新编译原理图133.10 下载程序14第四章 程序与实验现象154.1 程序说明154.11分频模块：154.12 车速控制模块164.13 里程计数模块184.14计费计数模块184.15 动态扫描模块194.2 实验测试结果图22结束语23致谢24参考文献25毕业设计论文 基于FPGA的出租车计费系统设计 第一章 绪论1.1 课题背景随着人们生活条件的提升，出行方式的多样性，出租车的市场也越来越大，对计费的要求也越来越高。集成电路和计算机的飞速发展，数字系统也得到发展。设计方法经历了很多个版本。为提高系统的可靠性与通用性，尤其是FPGA逻辑器件大量被人们使用到出租车计费当中。出租车消费群体的增大，广大乘客也对计费器的功能提出了更多的要求。顾客不仅要求计费器的稳定性，计算费用的精确，有防作弊功能；同事要求可以打印发票，IC卡付费、语音报话、电脑串行通信及税控等功能。地区与地区之间的收费都是不一样的，车型不同收费也不一样。油价的波动或者经济发展的影响，收费方式和收费标准也有可能不断在变化。这时候传统单片机的出租车计费器系统已经满足不了这些需求的变化了。硬件电路复杂功能升级也很繁琐，在运营过程中也很容易产生干扰，影响用户的使用。基于FPGA的出租车计费器，结合了硬件描述语言VHDL和逻辑结合为基础的项目向下的电路设计方法，成本投入较低，可靠性高，通用性也比较强；同时也可以添加其他功能。出租车计费器采用软件编辑的形式，可以完成多种计费形式，使用的芯片不仅容量大，体积也比较小巧。计费器不仅在现代有着较强的应用性，同时在未来市场中的也有很大的发展前景。1.2 课题现状随着我国经济发展及道路建设，交通也越来越方便，特别是出租车，以迅速，方便的特点盛行在各个城市，成为城市交通出行不可缺少的一部分。出租车计费器也一直换了好几个版本，老式的出租车计费器已经不可以代替现在的社会发展了。在此情况下，出租车计费器也在不断地更新，计费器的性能、稳定性等都在不断地提升，同时增加许多附加功能使计费器更加完善，更好的融入社会的发展。1.3 课题目的出租车计费器是顾客和出租车司机交易的工具，计费器是发展出租车重要体现。良好的出租车计费器对司机和顾客都是很重要的，计费器就有了很重要的发展意义，只有好的计费器才可以适用于社会，也可以让广大消费者所接受。我们的课题研究是通过FPGA来实现出租车的里程、计费。第二章 设计内容介绍2.1 设计要求用VHDL设计出租车计费器，并且设计电路，来实现计费、预置功能、能模拟汽车启动、停止、暂停、车速等并在数码管上显示。a.车辆起步价为7元，车辆行驶在3公里以内，只收7元。b.车辆行驶超过3公里。每公里加收2.2元（在7元基础上每公里加收2.2元）,车费依次累加。c.车费达到20元时，每公里加收3.3元。车辆中途停车不收费，车辆停止（顾客下车）车费自动清零，等待下次计费。2.2 设计思路本次毕业设计基于FPGA的出租车计费系统设计一共包括分频模块、车速控制模块、里程计数模块、计费计数模块、动态扫描模块。设计框图如下图2-1所示。 图2-1 设计框图毕业设计论文 基于FPGA的出租车计费系统设计 我们队不同型号的车辆，不同型号车的直径做了不同的设计，比如同样行驶100米，所对应的行驶圈数也不同，车速选择开关k1、k0的选择也就不同，一共有00、01、10、11四种选择:当车速选择开关k1、k0为00时，车轮直径为520mm,对应的计费圈数为61；当车速选择开关k1、k0为01时，车轮直径为540mm,对应的计费圈数为60；当车速选择开关k1、k0为10时，车轮直径为560mm,对应的计费圈数为57；当车速选择开关k1、k0为11时，车轮直径为580mm,对应的计费圈数为55；2.3 Cyclone IV芯片介绍CycloneIV 为市场提供成本最低、功耗最低并具有收发器的FPGA。Cyclone IV FPGA系列适合对成本敏感的大批量应用，满足越来越大的带宽需求，同时降低了成本。该系列包括：具有8个集成3.125-Gbps收发器的Cyclone IV GX FPGA适用于多种通用逻辑应用的Cyclone IV E FPGACyclone IV特点：低成本、低功耗的FPGA架构：6K到150K的逻辑单元高达6.3Mb的嵌入式存储器高达360个18 X 18乘法器，实现DSP处理密集型应用协议桥接应用，实现小于1.5W的总功耗2.4 VHDL语言介绍VHDL语言主要用于描述数字系统结构，行为，功能和接口，除了具有硬件特征以外，VHDL语言样式和风格也类似一般计算机高级语言，VHDL语言有如下特征：1. VHDL语言功能强大，设计方式多2. VHDL语言具有强大的硬件描述功能3. VHDL语言具有强大的移植能力4. VHDL语言描述与器件无关5. VHDL语言程序易于共享，复用2.5 Quartus II 软件介绍Quartus II是PLD和FPGA开发软件，原理图、VHDL等多种设计输入形式，Quartus II里有综合器和仿真器，可以完成完整的设计流程。Quartus II特性如下：1. 功能强大的逻辑综合工具2. 完备的电路功能仿真和时序逻辑仿真3. 定时和 时序分析与关键路径延时分析4. 自动定位编译错误等。毕业设计论文 基于FPGA的出租车计费系统设计 第三章 Quartus II使用方法下载安装的Quartus II软件32位的。Quartus II软件使用如下：3.1 启动Quartus II软件打开软件，启动界面如下图3.11： 图3.11 Quartus II启动界面3.2 新建工程(1)点击File-New Project Wizard。出现如图所示的界面，点击next。图3.21新建界面 如图所示的界面中，第一个选择保存路径，第二个填写项目名称“fenpin”，第三个写上实体名称。点击next。 图3.21路径选择(2)选择芯片选择如下图芯片，Cyclone IV E。，在Package一栏中选择封装Any，在Pin count选择管脚Any，在Speed grad选择速度Any，芯片选择EP4CE6E22C8，next。 图3.22芯片选择点击Finish，完成项目建立。 图3.23完成建立3.3 文件新建点击FileNew，选择VHDL File。 图3.31新建文件点击 ok。出现如下界面图3.32文件界面在此界面中 编写程序。实体名应与保存的文件名一致。 图3.33编程界面3.4 编译程序点击Processing-Start Compilation,进行编译，点完之后，出现如图界面：图3.41编译界面显示Full Compilation was successful编译成功。3.5 生成模块点击File-Crate/UpdateCrate Symble Files For Curret File如图界面生成模块。图3.51生成模块3.6建立原理图文件点击FileNew, 选择Block Diagram/Schematic File”,点击 ok。图3.61新建原理图双击所生成的界面，出现下图界面图3.62原理图界面点击Name对话框后面的，显示下图界面，选择文件夹中的bsf文件。 图3.63选择文件按照原题图，把各个期间连接起来，生成下图 图3.64原理图3.7 编译原理图原理图完成后，进行编译。显示“Full Compilation was successful”。说明编译成功。图3.71编译原理图3.8 管脚锁定点击Assignments-Pin Planner，下面两张图图3.81 端口图输入端有：clk,k1,k0,start,reset.输出端有：choice7, choice6, choice5, choice4, choice3, choice2, choice1, choice0,data7, data6, data5, data4, data3, data2, data1, data0.双击choice7，在Location选择PIN_98,choice7锁定引脚为98，然后依次为各个管教锁定。图3.82引脚锁定引脚锁定完成，如下图。图3.83引脚锁定完成图3.9 重新编译原理图管脚锁后，需重新进行编译，如图3-22，看到Full Compilation was successful说明编译成功图3.91重新编译原理图编译成功后，输入/输出端接口边上有引脚显示。如下图图3.92管脚锁定完成图3.10 下载程序连接设备，安装驱动程序，点击ToolsProgra。出现下图界面图3.101下载程序界面点击Hardware Setup选择USB-BlasterUSB-0接着点击Add Fie，选择生成的tu.pof文件，出现下图界面。图3.102下载界面点击Start，当Progress的进度条变成100%（successful）时，下载完成。图3.103下载完成第四章 程序与实验现象4.1 程序说明4.11分频模块：分频模块是为了把50MHz的输入信号进行分频，得到一个为32Hz的信号模拟车速和一个约为1024Hz的信号提供给数码管时钟脉冲。1024HZ分频图4.11132HZ分频毕业设计论文 基于FPGA的出租车计费系统设计 图4.1124.12 车速控制模块此模块实现百米计数，行驶100米输出一个脉冲，clk是一个模拟车速信号32HZ，车轮每转一圈传感器输出一个脉冲。图4.121 4.13 里程计数模块图4.131此模块是对车速控制模块输出的百米脉冲进行累加，输出公里数，实现出租车行驶的公里计数。clk每来一个上升沿，里程计数模块实现一次计数，里程数加1，在数码管上显示0.1km。4.14计费计数模块图4.141计费计数模块实现出租车计费功能，并且通过数码管显示出来，初始显示为7元，超过3公里，每获得一个百米脉冲加0.22元，费用超过20元时，每获得一个百米脉冲加0.33元， count4，count3，count2，count1表示输出费用的十位、个位、十分位、百分位，通过数码管显示。4.15 动态扫描模块图4.151动态扫描模块是把计费器的费用和行驶的里程数显示在数码管上。4.2 实验测试结果图3公里以内，收7元 图4.21 初始状态 图4.22 三公里以内显示图3公里以后，每公里2.2元计算 图4.23 7.9公里显示图 图4.24 8.6公里显示图 20元以后，每公里加收3.3元 图4.25 9.3公里显示图 图4.26 9.8公里显示图结束语 基于FPGA的出租车计费系统设计 结束语经过这些时光的努力，我们终于完成了自己的毕业设计。我们相互学习互帮互助完成了此次设计。在这次设计中，我们了解了FPGA的出租车计费器，以前还还怀疑过出租车计费器准不准，现在我知道了原理，也涨了自己的见识。 这次毕业设计，虽然我们用的是以前没学过的VHDL语言，经过我们自己的努力对VHDL语言编程组合逻辑电路和时序逻辑电路有了新的认识。也更加熟练的运用了以前所学习的DXP软件，也参与到了制作电路板的过程中，是一次值得纪念的经历。此次设计中我们遇到了不少的困难，我们