数字电子技术期末复习资料

数字电子技术复习一、单选题1.74ls138是 3 线 8 线译码器，译码为输出低电平有效，若输入为a 2a 1a 0 =000 时，输出应为（ a）。a.11111110 b.11011111 c.11110111 d.111110112. 以下电路中可以实现“线与 ”功能的有ba. 与非门b. 三态输出门c. 集电极开路门d. 不定3.，当时， da.b.c.d.4. 分别用842lbcd码表示 (10011000)2为（ b）（ 2 分）a.230 b.98 c.9805. 已知 r、 s 是或非门构成的基本rs 触发器输入端，则约束条件为b a.rs=0 b.r+s=1 c.rs=1 d.r+s=06. 由两个ttl 或非门构成的基本rs 触发器的置0 端及置 1 端初始态均为高电平，若同时由高电平跳到低电平，则触发器状态应变为da. 置 0 b. 置 1 c. 保持 d.不定7. 以下电路中常用于总线应用的有a精品资料a.tsl门 b.oc 门 c. 漏极开路门d.cmos与非门8. 功能最全的触发器是（b）a. 主从 rs 触发器 b.jk 触发器c. 同步 rs 触发器 d.d 触发器9. 存在约束条件的触发器是aa. 基本 rs 触发器 b.d 锁存器c. 主从 jk 触发器d.d 触发器10. 数字电路中使用的数制是（a）。a. 二进制b. 八进制c. 十进制 d. 十六进制11. 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（d）a.m 1 与 m 3b.m 4 与 m 6c.m 5 与 m 13d.m 2 与 m 812. 仅具有 “置 0”“置 1”“保持 ”“翻转 ”功能的触发器是 a 。a.jk 触发器； b.t 触发器；c.d 触发器； d.t 触发器。13. 下列触发器具有空翻现象（b）a. 边沿 d 触发器 b. 同步 d 触发器c. 主从 jk 触发器14. 设计一个6 进制的同步计数器，需要个触发器。aa.3 b.4 c.5 d.615.42 下列关于74ls194的描述， a 是错误的。a. 4ls194是通用移位寄存器，可以实现四种基本移位功能b. 4ls194无法实现同步清零c. 是双向移位寄存器d. 4ls194的清零端子是以异步方式工作的16. 有一个与非门构成的基本rs 触发器，欲使该触发器保持原态，则输入信号应为_b 。a.s=r=0 b.s=r=1 c.s=1,r=o d.s=0,r=117. 由与非门构成的基本rs 触发器，当时，则（ a）。a.q=1 b.q=0 c.q不变 d.q 不定18.74ls138是 3 线 8 线译码器，译码为输出低电平有效，若输入为a 2a 1a 0 =110 时，输出应为（ a）。a.10111111 b.11111110 c.11111101 d.1111101119.n 个触发器的最大状态数是_c_ 。a.n b.2nc.2 n d.2 n -120. 不能用作计数器的触发器是aa. 同步 rs 触发器 b. 边沿 d 触发器c. 边沿 jk 触发器21.5 对于 t 触发器，若原态q=0 ，欲使新态q n+1 =1 ，应使输入t=d a.0b. 不确定c.qd.22. 对于 cmos门电路，以下说法错误的是aa. 输入端悬空会造成逻辑出错b. 输入端接510k 的大电阻接地相当于接高电平c. 输入端接510 的小电阻接地相当于接低电平d. 噪声容限与电源电压有关23. ttl门电路输入端悬空时，应视为aa. 高电平b. 低电平c. 零电平 d. 不定24. 摩尔型时序逻辑电路的输出ba. 只与当时外输入信号有关b. 只与当时电路内部状态有关c. 与外输入和内部状态都有关d. 以上三种说法都对25. 由或非门组成的基本rs 触发器，当r=1 ， s=0 时，则是b a.q=0 b.q=1 c.无效状态d. 保持状态26. 已知 q 1q 2 q3 q 4 是同步十进制计数器的输出，若以q3 作为进位。则其周期和正脉冲宽度是ba.10 个 cp 脉冲，正脉冲宽度为1 个 cp 周期b.10 个 cp 脉冲，正脉冲宽度为2 个 cp 周期c.10 个 cp 脉冲，正脉冲宽度为4 个 cp 周 期d.10 个 cp 脉冲，正脉冲宽度为8 个 cp 周 期27. 已知 r 、s 是或非门构成的基本rs 触发器输入端，则约束条件为b a.rs=0 b.r+s=1 c.rs=1 d.r+s=028. 寄存器由组成。ca. 门电路b. 触发器c. 触发器和具有控制作用的门电路。29 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（d ）a.m 1 与 m 3b.m 4 与 m 6c.m 5 与 m 13d.m 2 与 m 830 在下列触发器中，有约束条件的是ca. 主从 jk 触发器b. 主从 d 触发器c. 同步 rs 触发器 d. 边沿 d 触发器31. 电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为aa. 组合电路b. 时序电路c. 门电路 d. 分立元件32. 二进制数 1011012和下列数中（b）相等a.4610b.2d16c.548d.101101bcd33. 寄存器在电路组成上的特点是ba. 有 cp 输入端，无数据输入端b. 有 cp 输入端和数据输入端c. 无 cp 输入端，有数据输入端d.cp 输入端与数据输入端相连34. ttl与非门的输入端在以下4 种接法中，在逻辑上属于输入低电平的是da. 输入端经10k 电阻接地b. 输入端接同类与非门的输出电压3.6vc. 输入端悬空d. 输入端经51 电阻接地35. 异步计数器设计时，比同步计数器设计多增加的步骤是ca. 画原始状态转换图b. 进行状态编码c. 求时钟方程d. 求驱动方程36 某电视机水平- 垂直扫描发生器需要一个分频器将31500hz的脉冲转换为60hz 的脉冲，欲构成此分频器至少需要。个触发器。aa.10 b.60 c.525 d.3150037. 4 选 1 数据选择器构成逻辑函数产生器的电路连接如图所示，该电路实现的逻辑函数是ca.b.c.d.38. 逻辑函数f(a,b,c)=ab+bc+的最小项标准式为（d ）。a.f(a,b,c)=m(0,2,4)b.f(a,b,c)=m(1,5,6,7)c.f(a,b,c)=m(0,2,3,4)d.f(a,b,c)=m(3,4,6,7)39. 含有 n 个变量的逻辑函数包含（c）个最小项。a.n b.2nc.2 n d.n 240. 存在约束条件的触发器是aa. 基本 rs 触发器 b.d 锁存器c. 主从 jk 触发器d.d 触发器标准答案：a41. 四输入的译码器，其输出端最多为（d ）。a.4 个 b.8 个 c.10 个 d.16 个42 仅具有 “翻转 ”功能的触发器叫aa.jk 触发器 b.t 触发器c.d 触发器43.ttl门电路输入端悬空时，应视为a. 高电平b. 低电平c. 零电平 d. 不定a44. 定时器和计数器是同一个概念，具有相同的电路结构，通常对脉冲的计数，是计算事件发生的次数，称为计数器 .da. 偶发 b. 上升沿 c. 下降沿 d. 周期性45 一个 4 位二进制加法计数器初始状态为0000 ，经过2008 次 cp 触发后它的状态将变为c a.0000 b.0110 c.1000 d.100146. 逻辑函数的最简与或式为（a）。a.b.c.d.47. 如果对键盘上108 个符号进行二进制编码，则编码器输出至少（）位二进制数码才能满足要求。ba.6 b.7 c.8 d.948.4 个触发器可以构成位二进制计数器。ca.6 位 b.5 位 c.4 位 d.3 位49. 一位 8421bcd码十进制计数器至少需要个触发器。ba.3 个 b.4 个 c.5 个 d.6 个50. 利用 m 进制计数器构成n （ n m ）进制计数器，异步清0 法或异步置0 法用于产生清0 或置 0 信号的状态是aa.s n-1b.s n-2c.s nd.s n+1二、填空题1. （ 95.12 ） 10 = 10010101.00010010 8421bcd2. 三态逻辑电路有三种状态，分别是 高电平 | 低电平 和 高阻态 3当 t 触发器的t=1 时，触发器具有功能 翻转 4. 在状态图中，只要包含有 一个循环 的时序电路都可称为计数器。5. 产生序列11101000 ，至少需要 _3 个触发器。6.ttl与非门多余端的处理方法是 将多余输入端接高电平 。7. 函数的反演式= （ a+b )(b+c ”) ；函数的对偶式= a(b+c) 8. 门电路使用时需要外接负载电阻和电源的是 oc 门 9.(10111.011)b 23.375 d10.(465.4) o 309.5 d11. 图中能实现ttl 门的功能 与非 12. 多个 oc 门输出端并联到一起可实现 线与 功能。13. 请将下列各数按从大到小的顺序依次排列：(246) o ； (165) d ； (10100111)b ； (a4) h14. 在下列 jk 触发器、 rs 触发器、 d 触发器和t 触发器四种触发器中，具有保持、置1 、置 0 和翻转功能的触发器是 jk 触发器 15. 优先编码器74ls148输入为，的优先级最高，输出为、。当选通输入端，其余输入端为1 时，应 为 001 16. 用二进制代码表示十进制数85 时，至少需要 位二进制。17. 触发器可以记录_一 位二进制码。18. 在门电路中接口电路的作用 驱动作用 19.(316) 10 = 001100010110 8421bcd20. （ 0.1001 ） 2 = 0.5625 1021. cmos门电路的静态功耗很低，随着输入信号频率的增加，功耗也会 增加 。22. ttl集成 jk 触发器正常工作时，其和端应接 _ 低 电平。23. 一个基本rs 触发器在正常工作时，它的约束条件是，则它不允许输入=_0 且=_0 的信号。24. 与 ttl 门电路相比，cmos电路具有结构简单，便于 提高 集成的优点。25. 三态门是在普通门的基础上增加 控制 电路构成的，它的三种输出状态是高电平、低电平和高阻态。26. 对于 jk 触发器，若j=k ，则可完成 _t 触发器的逻辑功能。27. 在三极管开关电路中，如果输入电平为低电平，三极管的工作状态是 截止 29. 十进制数（ 21.125 ）转化成二进制数是 10101.001 30. 一个基本rs 触发器在正常工作时，不允许输入r=s=1的信号，因此它的约束条件是 sr=0 三、判断题1. 在门电路使用中，ttl 与非门闲置输入端悬空。( )28. 触发器有 1 个稳定状态。2. 在门电路基本功能电路中，电平偏移结构中的二极管导通，输出为高电平。()3.4 个触发器可以构成4 位二进制计数器。()4.38 当时序逻辑电路存在有效循环时该电路能自启动。()5. 电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为分立元件。()6.77 cmos od门（漏极开路门）的输出端可以直接相连，实现线与。( )7. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于或逻辑关系。()8. 存储 8 位二进制信息要4 个触发器。()9. 进制计数器有十个触发器组成。()10 在使用三极管的门电路中oc 门实际是发射极开路门。()11 同步时序电路和异步时序电路比较，其差异在于后者没有稳定状态。()12. 所有门电路都可以用于总线传输。( )13. 位二进制编码器有3 个输入端， 8 个输出端。()14. 寄存器属于时序逻辑电路。()15.4 位二进制计数器有8 个计数状态。( ) 16.8421bcd码是有权的二- 十进制编码。()17. 数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的；（）18. 基本 rs 触发器没有时钟。()19.12 把一个5 进制计数器与一个10 进制计数器串联可得到15 进制计数器。( ) 20.1+1=1符合 “或”逻辑关系。()21. rs触发器的约束条件rs=0 表示不允许出现r=s=1 的输入。 ()22. 高速 cmos电路（ 74hc ）在工作速度方面与ttl 电路的74ls 系列相当。 ()23. 主从触发器和边沿触发器都是脉冲边沿触发。()24. 高速 cmos电路中 hct 系列还同ttl 电平兼容，扩大了应用范围。()25. 若将一个ttl 异或门（设输入端为a、 b）当反相器使用，则a、b 端应连接a 或 b 中有一个接高电平1。()26. 因为逻辑式a+ab=a ，所以两边同时减去a，得 ab=0 。( )27. 图 1 所示三态门在时， y 的输出状态是高阻态。()28 ttl oc门（集电极开路门）的输出端可以直接相连，实现线与。()29 rs 触发器、 jk 触发器均具有状态翻转功能。()30. 对于 cmos门电路，噪声容限与电源电压有关( )31. 对于 lsttl与非门电路，输入端接低电平时有电流从门电路中流出。( )32. 具有异步sd 、r d 端的 d 触发器也能够成防抖动开关。()33. 要组成六进制计数器，至少应有3 个触发器。 ()34 异步加法计数器应将低位的q 端与高位的cp 端相连接。 ( )35. 共阴极 led 数码管要用 “0”电平驱动；共阳极led 数码管要用“1 ”电平驱动。()36. 任何时候d 触发器的输出都与输入相同。()37. 最小项，顾名思义就是指的乘积项中变量个数尽可能的少。()38. 国产 ttl 电路 ct4000相当于国际sn54/74ls系列。 ()39. 普通编码器和优先编码器在某一时刻都只能输入一个编码信号。()40 两输入端四与非门器件74ls00与 7400 的逻辑功能完全相同。()41. 对于 coms门电路而言，输入端经过电阻接地与接逻辑高电平等效。( ) 42 把一个五进制计数器与一个四进制计数器串联可得到20 进制计数器。( )43. 能将输入信号转变为二进制代码的电路称为译码器。()44. 八路数据分配器的地址输入（选择控制）端有8 个。 ()45. 逻辑函数的表达方式有真值表、逻辑函数表达式、逻辑电路图、卡诺图、状态表。( )46. 存在约束条件的触发器是d 锁存器。 ()47. 三极管工作在截止状态的条件是输入电压大于三极管的开启电压。()48. 因为逻辑式a+ （ a+b ） =b+(a+b) 是成立的，所以等式两边同时减去（a+b ），得a=b也是成立的。()49. 因为逻辑式a+ab=a ，所以 b=1 。( )50. 模拟信号是时间或数值上的连续函数，如热电偶的电压输出。( )四、计算题（共15 题）1. 电路如图所示，请写出y 的逻辑函数式，列出真值表，指出电路完成了什么功能？2. 设计一多数表决电路。要求a、b、c 三人中只要有半数以上同意，则决议就能通过。但a 还具有否决权，即只要a 不同意，即使多数人意见也不能通过，要求用最少的与非门实现并画出电路图。3. 用卡诺图法化简:4. 电路如图所示，请写出y 的逻辑函数式，列出真值表，指出电路完成了什么功能？5. 设触发器初始状态为1 状态，试画出输出端q 2 的波形。6.74ls138可以作为函数发生器，试写出下图所示的函数表达式（不需要化简）。7. 用 3 线 -8 线译码器74ls138和门电路实现组合逻辑函数。8. 用卡诺图将下列函数化为最简与或表达式。y（ a， b， c ， d） =m （ 0， 4， 6 ， 8， 10 ， 12 ， 14 ）9. 采用四位全加器将8421bcd码转换成余3bcd 码。10 利用公式法将下列逻辑函数画简为最简与或形式。11. 用异或门设计一个三变量奇校验电路，当输入变量中有奇数个1 时，输出为13. 用 3 线-8 线译码器74ls138和门电路实现组合逻辑函数14. 用卡诺图将下列函数化为最简与或表达式。15.74ls138可以作为函数发生器，试写出下图所示的函数表达式并化简。16. 用卡诺图画减法将下列函数画简为最简与或式。1 ，否则为0。17. 采用四位全加器将8421bcd码转换成余3bcd 码。19. 用卡诺图法化简函数y2 （ a,b,c,d ） = m(3,6,8,9,11,12)+d(0,1,2,13,14,15)20. 数据选择器可以作为函数发生器使用，四选一数据选择器74ls153的逻辑功能表如下所示。试用 74ls153产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）21. 设计一个 “逻辑不一致 ”电路，要求4 个输入逻辑变量取值不一致时输出为1，取值一致时输出为0。标准答案：（1）用 m 、n、p、q 代表四个输入逻辑变量，z 代表输出。列真值表22. 数据选择器可以作为函数发生器使用，八选一数据选择器74ls151的逻辑功能表如下所示。试用 74ls151产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）。23. 用卡诺图将下列函数化为最简与或表达式。24. 用卡诺图将下列函数化为最简与或表达式。五、分析设计题（共15 题）1. 设下图触发器的初始状态为q=0 ，画出在clk 信号连续作用下触发器输出端的电压波形。2. 如图为主从jk 触发器，已知输入端j、k、rd 和 cp 的电压波形如图所示，试画出输出端q 的电压波形。3. 设下图触发器的初始状态为q=0 ，画出在clk 信号连续作用下触发器输出端的电压波形。4. 在基本rs 触发器中，已知、的波形如图所示，试画，的波形。 ( 初态)5. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是mealy型电路还是moore型电路以及电路的功能。6. 试画出由d 触发器组成的四位右移寄存器逻辑图，如下图，设输入的4 位二进制数码为1101 ，画出移位寄存器的工作波形。7. 如图为主从jk 触发器，已知输入端j、k、rd 和 cp 的电压波形如图所示，试画出输出端q 的电压波形。8. 已知状态表如表