数字示波器的设计-通信工程专业毕业论文

分类号 密级 U D C 编号 本科毕业论文（设计）题 目：数字示波器的设计院 （系）：电子信息工程学院专 业：通信工程年 级：学生姓名：学 号：指导教师：二O一五 年 五 月汉口学院学位论文原创性声明本人郑重声明：所呈交的学位论文是本人在导师指导下独立进行研究工作所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。学位论文作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保障、使用学位论文的规定，同意学校保留并向有关学位论文管理部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权省级优秀学士学位论文评选机构将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。本学位论文属于1、保密 ，在_年解密后适用本授权书。2、不保密 。（请在以上相应方框内打“”）学位论文作者签名： 日期： 年 月 日导师签名： 日期： 年 月 日摘要：示波器是电子测量中一种最常用的仪器，被广泛应用于各个领域。随着微电子技术和计算机技术的飞速发展，示波器也从模拟示波器向数字示波器发展。基于PC的数字存储示波器，是一种低成本的数字示波器，并且具有体积小，携带方便，灵活易用等优点，特别适合对移动性有一定需求的工程测量应用。本文主要设计一台低成本的基于PC的数字存储示波器的硬件和软件部分，其具有双通道模拟信号输入和16位逻辑分析仪功能，采样速率40MHz，等效采样率达60MHz，模拟带宽为400MHz，存储深度为3Mbits，记录时间可达8毫秒，模数转换分辨率为8位。整个系统在保证实现功能的基础上，尽量优化硬件和软件设计。通过具体的开发设计，实现了本文的设计目标。关键词：数字示波器 硬件 软件 采样速率 模数转换Abstract：Digital oscilloscope is a kind of most in common use measure instrument in electronic measurement, and it is widely used in various fields. With the rapid development of the electronic technology and computer science，oscilloscope is developing from analog oscilloscope to digital oscilloscope. PC-based digital storage oscilloscope is low-cost, small-sized and easier to take alongThese features meet the need for out-door workingIn this paper the hardware and software of the low-cost PC-based digital storage oscilloscope is designed and implementedIt is dual-channeled with a 16 bits logic analyzerThe sample rate is 40MHz with effective sample rate up to 60MHzIt contains 6M bits of memory capable of capturing nearly 8ms when sampling at 100MHzThe analogue bandwidth is up to 400MHzThe resolution of ADC is 8 bitsOn the premise of realizing the basic function，the instrument tries to optimize the design of hardware and software. According to developing the digital oscilloscope, the papers design is achievedKey words：Digital storage oscilloscope Hardware Software Sample rate ADC 目 录1 绪论- 1 -1.1示波器的发展与分类- 1 -1.2数字存储示波器概述- 2 -1.3数字存储示波器的原理与特点- 2 -1.4数字存储示波器的发展现状- 4 -2 数字示存储示波器的工作原理- 5 -2.1数字存储示波器的基本原理与组成- 5 -2.2数字存储示波器的特点- 6 -2.3数字存储示波器的主要参数- 7 -2.3.1 带宽- 7 -2.3.2 采样速率- 7 -2.3.3 存储深度- 8 -3 数字示存储示波器的总体设计- 9 -3.1系统方案- 9 -3.2主要器件的选择- 10 -3.2.1 核心控制AT89C52- 11 -3.2.2逻辑控制ALTERA EPM240- 11 -3.2.3 A/D转换器AD9238- 12 -3.2.4 存储器AL422B- 13 -3.3 DSO与PC机接口- 14 -4 数字存储示波器的硬件设计- 18 -4.1信号前向调整模块的设计- 18 -4.2高速数据采集模块的设计- 19 -4.3波形显示电路的设计- 20 -4.4触发电路的设计- 22 -4.5双踪示波电路的设计- 22 -4.6最小系统电路的设计- 23 -4.7字符显示模块的设计- 23 -5 数字存储示波器的软件设计- 24 -5.1 DSO控制软件总体结构- 24 -5.2 DSO控制软件组成- 26 -6 总结与展望- 29 -参考文献- 31 -致 谢- 32 -1 绪论示波器在当今仪器中是最通用的电子仪器，示波器可观察相对于时间的瞬时电压，它可显示波形的形状并可测量频率和相位等参数。示波器是利用电子示波管的特性，将人眼无法直接观测的交变电信号转换成图像，显示在荧光屏上以便测量的电子测量仪器。由于其多样性，被广泛地应用于广阔的电子和电气测量领域。在数字电路实验中，需要使用若干仪器、仪表观察实验现象和结果。常用的电子测量仪器有万用表、逻辑笔、普通示波器、存储示波器、逻辑分析仪等。示波器是一种使用非常广泛，且使用相对复杂的仪器。它是观察数字电路实验现象、分析实验中的问题、测量实验结果必不可少的重要仪器。1.1示波器的发展与分类100多年前，斯特拉斯堡大学的物理学教授卡尔费丁南德布劳恩发明了世界上第一个阴极射线管示波器。布劳恩绝没有想到他发明的装置在100年以后经过不但演化，成为大众娱乐工具电视，而且还成为电子工业和科研实验室中的一种必备仪器。示波器发展历史的下一个里程碑是Nicolet公司在1972年首创了数字示波器(DSO)，而惠普公司在1984年真正实现了数字示波器的商业化和技术改进1。示波器是一种测量电压波形的电子仪器，它可以把被测电压信号随时间变化的规律，用图形显示出来。使用示波器不仅可以直观而形象地观察被测物理量的变化全貌，而且可以通过它显示的波形，测量电压和电流，进行频率和相位的比较，以及描绘特性曲线等。示波器的分类从功能上分有数字示波器和模拟示波器，从使用频率上分有通用示波器、超低频示波器、和超高频示波器，从工作原理上讲还有一种采样示波器。商品化的示波器有数字示波器、手持示波器、虚拟示波器、模拟示波器、混合示波器五种。模拟示波器是指能将模拟信号通过阴极射线管扫描转换，把被测电压信号随时间变化的规律用图形显示出来的电子测量仪器。数字示波器是指能将模拟信号经过数字化及其他后置处理以后再重建波形的电子测量仪器。混合示波器是一种把模拟示波器和数字存储示波器(DSO)两者的能力和优点结合在一起的示波器。当组合示波器被设置成DSO时，用户可以用它来进行自动参数，测量，存贮采集的波形进而制作硬件拷贝；同时，在需要的时候还能具有模拟示波器的无限分辨率以及熟悉而可信的波形显示，并且使用组合示波器时，不管信号重复速率的高低，都可获得最亮的显示。1.2数字存储示波器概述示波器是现代电子测量中最常用的仪器，它是一种可以用来观察、测量、记录各种瞬时电压，并以波形方式显示其与时间关系的电子仪器。这一简单的波形能够说明信号的许多特性：信号的时间和电压值、振荡信号的频率、信号所代表电路中“变化部分”信号的特定部分相对于其它部分的发生频率、是否存在故障部件使信号产生失真、信号的直流成份和交流成份、信号的噪声值和噪声随时间变化的情况、比较多个波形信号等。示波器的直观显示效果有助于对被测对象的深入理解。典型的示波器产生一个二维的波形，输入端接收电压信号显示在Y轴方向上，而时间参数则显示在x轴方向上。传统的示波器是模拟的，用CRT作为显示器件。在电子枪内形成电子束，经过加速、聚焦，然后打在荧屏上，使受撞点发出可见光。模拟示波器对于非周期性的单次瞬变信号的观测是非常困难的，有时甚至是不可能的。为了将各种信号无失真地显示并存储，就必须采用数字技术。数字存储示波器(DSODigital Storage Oscilloscope)是随着模数转换器(ADC)的发展而趋于实用化的示波器。ADC把输入示波器的瞬时值转化为对应数字值，并保存在数字示波器中。采集完成后，从数字示波器中取出这一系列数字，经过适当处理后再现电压对时间的波形。由于数字存储示波器与计算机技术的紧密结合，使其发展非常迅速。目前以成为示波器市场上的主流产品，并逐渐地完全取代模拟示波器。1.3数字存储示波器的原理与特点数字存储示波器将输入模拟信号经过A/D转换，变成数字信号，储存在半导体存储器RAM中，需要时将RAM中存储的内容读出显示在LCD，或通过D/A转换，将数字信号变换成模拟波形显示在示波管上。数字存储示波器框图如图l所示。数字存储示波器既适用于重复信号的检测，也适用于单次瞬态信号的测量。数字存储示波器可以采用实时采样，每隔一个采样周期采样一次，可以观察非周期信号。数字示波器的采样方式包括实时采样和等效采样(非实时采样)。等效采样又可以分为随机采样和顺序采样，等效采样方式大多用于测量周期信号。(1)实时采样对每个采集周期的采样点按时间顺序进行简单的排列就能表达一个波形。这种示波器测量的重复信号和测量的单次信号具有相同的带宽，也称实时带宽(Real-Time Band Wide)。(2)随机采样是指每个采集周期采集一定数量的点，经过多个采集周期的样点积累。最终恢复出被测波形。信号与采样周期时钟之间是非同步的，使得每个采样周期的触发点与下一个采样点之间的时间间隔是随机的。因为信号是周期的，可以将每个采样周期的采样等效为对由触发点确定的“同一段波形”的采样，从而恢复出波形。每个采样周期触发点与下一个采样点之间的时间由触发精密内插器测量。恰当地设计内插器，能够大大提高示波器的时间分辨率。(3)顺序采样方式主要用于数字取样示波器中，能以极低的采样速率获得极高的带宽。这种示波器每个采样周期在波形上只取一个样点想采集足够多的样点，需要更长的时间。不能进行单次捕捉和预触发观察也是它的缺点。数字存储示波器与传统的模拟示波器相比具有很多优点，主要表现在：(1)多通道单次信号捕获：数字存储示波器能够同时在多个通道上捕捉像电源开、关或故障发生这样的单次瞬态事件。(2)波形处理：由于数字存储示波器内部使用微处理器它能够在所获得的波形上完成幅度和时间参数以及波形运算等功能，加上选件能够完成更复杂的数学运算，如积分、倒数、指数、对数、平均、数字滤波、极值、FFT等。(3)数据存储：数字存储示波器可带有非易失的波形存储器，它们能够提供与数字存储示波器兼容的存储卡或硬盘等。示波器也能够容易地与许多绘图仪器和打印机相连来进行高质量的拷贝。(4)更多的触发功能：数字存储示波器能够提供许多模拟示波器所没有的触发能力。如：当故障发生时，它能够触发并且能够观察引起故障触发前的过程。(5)自动测试：数字存储示波器能够提供自动测试功能，简化了使用者的操作，使仪器具有智能化。1.4数字存储示波器的发展现状从目前情况来看，国外三太公司泰克、安捷伦、力科生产的示波器仍然是市场上的主流。美国泰克公司的示波器一直处于领先地位，被世界公认为示波器的权威。泰克公司推出的示波器具有独特的保证高信号保真度的获取结构，能够利用先进的触发系统，提供快速瞬态信号的多通道获取，显示和所有测量的有效修正，先进的波长处理等能力。力科公司在示波器方面排行第三，它也推出了各种信号的示波器，并具有其独特的特点：能够自动测试32种参数。其示波器的另一个特点是存储长度长，长存储提供高的分辨率，LeCory独有的存储管理系统，配合其先进的峰值检测电路，使得整个波形在单一屏幕显示，即可即时找山毛刺及干扰的所在，确保任何扫描速度动作，都能够保持较高的采样速率。目前国内生产的数字存储示波器，由于受到高速取样技术的限制，大都采用重复取样技术。数字存储示波器新产晶将继续向数字化、智能化、宽带化、集成化、多功能化、高精度方向发展。2 数字示存储示波器的工作原理2.1数字存储示波器的基本原理与组成数字存储就是在示波器中以数字编码的形式来贮存信号。当信号进入数字存储示波器之后，在信号到达CRT的偏转电路之前，示波器将按一定的时间间隔对信号电压进行采样。然后用一个模/数变换器(ADC)对这些瞬时值或采样值进行变换从而生成代表每一个采样电压的二进制字。这个过程称为数字化。获得的二进制数值贮存在存储器中。对输入信号进行采样的速度称为采样速率。采样速率由采样时钟控制。对于一般使用情况来说，采样速率的范围从每秒20MS/s(20兆次)到200MS/s。存储器中贮存的数据用来在示波器的屏幕上重建信号波形。所以，在数字存储示波器中的输入信号接头和示波器CRT之间的电路不只是仅有模拟电路。输入信号的波形在CRT上获得显示之前先要存贮到存储器中去，在示波器屏幕上看到的波形总是由所采集到数据重建的波形，而不是输入连接端上所加信号的立即的、连接的波形显示。本文中的数字存储示波器由四个模块组成，如图2-1所示，分别是：信号前向调整模块，数据采集模块，数据输出模块和控制模块。信号前向调整模块数据采集模块数据输出模块控制模块数字存储示波器图2-1 数字示波器的组成信号前向调整模块采用高速低噪音模拟开关(MAX4545)和宽带运算放大器(MAX817)构成可编程运算放大器，对幅度不等的输入信号分别进行不同等级的放大处理。数据采集模块采用可编程器件(EPM7128SLC84-15)控制高速A/D(TLC5510)对不同频率的输入信号分别以相应的采样速度予以采样，并将采样数据存在双口RAM(IDT7132)中。数据输出模块采用另一片可编程器件(EPM7128SLC84-15)控制两片D/A(DAC0800)分别输出采样信号和锯齿波，在示波器上以XY的方式显示波形。控制模块以AT89C52单片机为控制核心，协调两片可编程器件的工作，并完成其它的测量，计算及控制功能。2.2数字存储示波器的特点与传统的模拟示波器相比, 数字存储示波器有其非常突出的特点，其具体表现如下： (1)信号采样速率大大提高数字存储示波器首先在采样速率上有较大地提高。可从最初采样速率等于两倍带宽提高至五倍甚至十倍。相应对正弦波取样引入的失真也从10%降低至3%甚至1%。(2)显示更新速率更高数字存储示波器的显示更新速率最高可达每秒40万个波形，因而在观察偶发信号和捕捉毛刺脉冲方面更加方便。(3)波形的采样、存储与显示可以分离在存储阶段， 数字示波器可对快速信号采用较高的速率进行采样与存储，而对慢速信号则采用较低速率进行采样与存储；在显示阶段，不同频率的信号读出速度可以采用一个固定的速率并可以无闪烁地观测极慢信号与单次信号，这是模拟示波器所无能为力的。(4)存储时间长，由于数字存储示波器是把模拟信号用数字方式存储起来，因此，其存储时间理论上可以无限长。(5)显示方式灵活多样为适应对不同波形的观测，数字存储示波器有滚动显示、刷新显示、存储显示、插值显示等多种显示方式。(6)测量结果准确LCD上每个光点都对应存储区内确定的数据。操作时可用面板上的控制装置(如游标)在LCD 上标示两个被测点，以算出两点间的电压或电流，再利用计算机的字符显示功能在LCD上直接显示测量结果，从而减少了人为误差，提高了测量的准确度。(7)触发功能先进与模拟示波器不同，数字存储示波器不仅能显示触发后的信号，而且能显示触发前的信号还可以任意选择超前和滞后的时间。(8)便于程控并具有多种方式的输出由于数字存储示波器的主要部分是数字系统，又由微计算机管理，故可通过接口接受程序控制，也可通过接口用于各种方式的输出。2.3数字存储示波器的主要参数2.3.1 带宽带宽作为示波器的三大基本指标之一，决定了示波器对信号的基本测量能力。测量交流电信号时，示波器通常有其最大频率，超过这个频率时，波形测量精度就会下降， 这一频率就是示波器的带宽。通常定义示波器灵敏度下降3dB时的频率为示波器的带宽，也就是说示波器的带宽是以正弦波幅度衰减-3dB点为定义的。和放大器带宽的定义一样，是所谓的-3dB点，即，在示波器的输入加正弦波，幅度衰减为实际幅度的70.7%时的频率点称为带宽。举例来说，使用lOOMHz带宽的示波器测量1V，100MHz的正弦波，得到的幅度只有O.707v。2.3.2 采样速率构成一个波形的组全部的采样叫做一个记录，用一个记录可以重建一个或多个屏幕的波形，一个示波器可以贮存的采样点数称为记录长度或采集长度，记录长度用字节或千字节来表示，l千字节(1KB)等于1024个采样点。通常，示波器沿着水平轴显示512采样点，为了便于使用，这些采样点以每格50个采样点的水平分辨率来进行显示，这就是说水平轴的长为512/50=10.24格。据此，两个采样之间的时间间隔可按下式计算：采样间隔=时基设置(s/格)/采样点数 (式2-1)若时基设置为lms/格，且每格有50个采样，则可以计算出采样间隔为：采样间隔=1ms/50=20us (式2-2)采样速率是采样间隔的倒数：采样速率=1/采样间隔 (式2-3)通常示波器可以显示的采样点数是固定的，时基设置的改变是通过改变采样速率来实现的，因此一台特定的示波器所给出的采样速率只有在某一特定的时时设置之下才是有效的。在较低的时基设置之下，示波器使用的采样速率也比较低。2.3.3 存储深度存储深度又叫记录长度或采集长度，是示波器可以存储的采样点数。一台DSO的记录时间长度是由采样速率和存储深度决定的，三者之问的关系可以用式(2-4)表示：记录时长=存储深度采样速率 (式2-4)对于给定的存储深度，采样速率越大，可记录的时间就越短。然而，在实际的测量工作中，用户在需要一个高采样速率的同时，还需要较长的记录时间，这样才能避免走样，并且便于观察信号波形。要满足这些要求就需要DSO有足够大的存储深度，才可以在高采样速率的情况下，获得较长的波形记录时间。但是，很多DSO或是逻辑分析仪的内存都不够大，仅能存储几千个采样点(有时甚至低至几百个采样点)，存储时间也只有几个毫秒。3 数字示存储示波器的总体设计本文中设计的数字存储示波器由硬件电路和计算机软件部分组成，系统如图3-1所示。被测信号 硬件电路 计算机软件图3-1 系统示意图3.1系统方案图3-2是基于PC机的数字存储示波器的系统框图。该系统采用AT89C52单片机作为控制核心，采用可编程器件（ALTERA公司的EPM7128SLC84-15）来实现对数字系统的控制。由于可编程器件的工作频率很高，所以用它控制高速A/D工作是合适的，同时又有着MAXPLUSII这样强大的软件予以支持，所以设计调试都会变得十分方便。控制逻辑从总线上监控这些数据以等待触发点的到来。采用这样的触发设计方法就无需设计通常所需的触发电路，并且可以缩短模拟信号路径，从而减少噪声干扰。它的另一个好处在于，用作逻辑分析仪时，还可在触发点处停止对数字信号的采集。除了触发控制之外，控制逻辑中还包含了其他高级模式，比如预触发模式。控制逻辑中还将产生存储器控制信号，当存储器被写满时，就会停止数据采集，并通过并口将数据送往PC机。从图3-2中可以看出，两个通道之间完全是相互分离的，那么，它们就可以单独使用。例如，可以让通道A用作逻辑分析仪，同时通道B处于模拟输入方式。如果选择用两路模拟输入，并使得二者的相位相差180度，就可能得到双倍的等效采样率。当数据被送入PC机之后，通过软件对其进行交叉存储再重建波形。这种情况下，虽然信号采样率比通常情况高一倍，记录长度并没有缩短，因为两个存储器都用来存储同一个波形的数据，也就是说存储深度也增加了一倍，同时记录长度不会减少。为了稳定实时的显示波形，必须使采样数据输出与扫描信号同步，同时扫描速度要快，所以也应该用可编程器件来控制波形数据的输出。由于EPM7128SLC84-15的硬件资源不是十分丰富，为了以后功能扩展方便，所以我们选用了两片该器件分别控制着模拟信号的采样以及采样数据的输出，用单片机控制并协调它们之间的工作。显示器键盘触发电路AT89C52EPM240EPM240锯齿波X程控放大电路普通示波器高速电路输出电路双口信号选择信号调整电路ZY信号二信号一图3-2 基于PC机的数字存储示波器的系统框图3.2主要器件的选择本文要设计的是一个低成本的价廉物美的数字示波器，所以我在选择器件时首先考虑的是在合理的价位上尽量选择性价比最高的器件。还有是考虑到目前电路设计的主流为3.3v电压设计，为了使DSO系统具有更好的兼容性，在器件选择上，尽量选用3.3V的低电压供电器件。3.2.1 核心控制AT89C52数字存储示波器是由单片机AT89C52来进行控制。AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的FLASH只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。AT89C52为8 位通用微处理器，采用工业标 准的C51内核，在内部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主IC 内部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。主要管脚有：XTAL1（19脚）和XTAL2（18脚）为振荡器输入输出端口，外接12MHz 晶振。RST（9脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40脚）和VSS（20脚）为供电端口，分别接+5V电源的正负端。P0-P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（32-39 脚）被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。3.2.2逻辑控制ALTERA EPM240控制逻辑是DSO的硬件系统的控制单元，设计者们通常采用一块或多块FPGA或是CPLD来实现。FPGA是现场可编程逻辑阵列(Field Programmable Gate Array)的英文缩写，是可编程逻辑器件的一种。CPLD是复杂可编程逻辑器件(Complex Programmable Logic Device)的英文缩写，也是一种可编程逻辑器件。FPGA/CPLD通常由许多逻辑单元组成，每个逻辑单元都由一个触发器(flip-flop)和一些简单的组合逻辑构成。逻辑块是由多个逻辑单元就构成的，同一个块内部的逻辑单元之间都有可编程的连接关系。通过对逻辑单元和他们之间的连接关系进行配置，构建复杂的逻辑系统。这个配置的过程，是通过用硬件编程语言(如Verilog HDL，NHDL，AHDL等)的编程设计来实现的。编程设计的软件平台有很多，比如ALTERA公司的Quartus II软件，XILINX公司的ISE Foundation等。了解了一些FPGA/CPLD的相关知识之后，结合本次课题设计的需要，决定选择ALTERA公司的EPM240T100C5器件，它是MAXU系列的成员之一。它是ALTERA推出的MAX II器件系列，是迄今成本最低的CPLD。MAX II器件采用了全新的CPLD体系结构，在所有CPLD系列中单位I/O成本最低，功耗最低。它有240个逻辑单元，是TQFP封装，有100个引脚，其中80个是用户可配置的I/O引脚。器件型号中的C5表示速度等级，同类型的产品有3个速度等级，分别是C3，C4，C5，其中C3的速度最快。(由于购买时供应商只能提供带C5后缀的器件，所以我们没有选择速度最快的EPlVl240T100C3。)整个芯片的核心电压是1.8V低电压设计，外部供电电压是3.3V。EPM240是基于EEPROM技术的一款CPLD，只需使用ByteblasterII下载电缆和Quartus II软件配置即可实现对其在线编程。对比基于SRAM技术的FPGA/CPLD而言，EPM240的在线配置大大简化了设计过程，因为基于SRAM技术的器件在系统加电时都需要进行配置下载，这样，它们的在线编程通常是通过单片机配置的方法来实现，而采用单片机配置就需要增加许多额外的外围电路，并且在配置FPGA或CPLD之前，还需要进行单片机调试工作，这无疑给系统设计增加了不必要的麻烦。所以我们选用了基于EEPROM技术的EPM240。3.2.3 A/D转换器AD9238A/D转换器（也就是ADC）是具有对模拟信号波形进行采样并产生数字化输出的功能器件。作为示波器的核心模块之一，A/D转换器的性能直接决定着示波器的带宽，而带宽作为示波器的三大基本指标之一，决定了示波器对信号的基本测量能力。基本工作原理：ADC首先对输入波形进行采样，再将采样点处的信号电平转换为二进制数字表示。转换后的二进制数字的位数就是ADC的分辨率。分辨率越高，能表示的电平级数就越多，它们之间的关系可以用式3-1表示：电平级数N=2分辨率 （式3-1）转换的方法之一就是逐位逼近。逐位逼近的数字化过程是用一系列的基准电压与被转换电压相比较，由高位至低位逐位确定各位数码是1还是0。以上对ADC的基本原理进行了粗略的介绍，对它有了一定的了解之后，可以开始为此次的DSO设计选择合适的A/D转换器。本文中DSO系统采用8位的二进制数据进行存储转换，那么选择DSO的条件之一是：分辨率为8位，最高采样率约为40MHz。考虑到ADC作为硬件系统的一个模块时，其性能不可能达到其最大规格，那么选择ADC的条件之二是：采样率约为60MHz。综合以上的条件，选择了ANALOG公司的AD9283。AD9283的模拟信号输入可以是差分输入或者单端输入。信号经缓冲送入片上的“sample-and-hold”电路。ADC的核心体系结构采用了一种带转换电容技术的逐位转换器。输出模块把数据组成一排，经纠错之后送给8个输出缓冲器。AD9283内部带有参考电压(1.25V)，由外部的ENCODE输入提供时钟信号。其数据输出可以兼容TTL和CMOS电平。输出缓冲由单独的电源供电，以便控制数据输出电平为2.5V或3.3V逻辑。AD9283的PWRDWN输入为高时，输出都将呈现高阻态；PWRDWN为低时，输出缓冲才能将信号送出。3.2.4 存储器AL422B本文设计的数字存储示波器对存储器的要求：8位的数据总线宽，384Kx8bits的存储容量，每秒40M字节的数据传送率，读、写端口分开(双端口)。虽然选用读、写端口分开的存储器并不是一定需要的，但是选择双端口的存储器将大大简化系统的设计。经过对一些存储器的比较和分析，我们选择了AVERLOGIC公司的AL422B作为此DSO的存储器模块。因为在现有的FIFO存储器中，它具有很高的存储位/价格之比。这是一种专用于视频缓冲的帧缓冲器，由于具有这样的应用背景，它有相对较大的存储容量(每片AL422B的存储容量为384K*8bits)，快速的数据传输率，和分开的读写端口。另外，这样的帧缓冲器通常集成了基本的存储器控制逻辑，可以方便和简化整个电路设计。AL422B是基于DRAM技术的存储器。DRAM往往需要特殊的控制，并且数据传输率相对较低。但是AL422B采用高集成度设计，避免了这些缺点。对很多帧缓冲器来说，外部数据总线虽然是8位，但其内部的确使用了很宽的数据总线，这样就可以通过数据并行提高数据传送速率。高速逻辑可以将内部总线分成8个位段，再送给输出数据总线。另外，AL422B中还集成了DRAM控制器和地址产生逻辑。数据被写入时，其写入地址是由写指针来确定的。写指针的值会随着数据的写入而递增，或者在开始写入时被清零。但是，写指针不能被任意赋值，所以，所有的写操作都必须是顺序写入。AL422B内部就像一个循环缓冲区，因为当写指针到达存储器的尾地址时，它将自动回到地址零所在，并覆盖已存在的数据。类似的，读操作也是使用这样的读指针。所以，帧缓冲器也叫做先进先出缓冲器(First In First Out Buffers，FIFOs)。AL422B有3个写操作控制引脚，分别是WCLK，/WE和/WRST。写使能(/WE)为低时，在写时钟(WCLK)的上升沿，数据被送入存储器。写使能(/WE)为高时，写指针不递增，数据不能被写入存储器。若写重置(/WRST)被拉低，在写时钟脉冲到来时，写指针被清零。读操作有4个控制引脚RCL、/RE、/RRST和/OE。读使能(/RE)为低时，每当读时钟(RCLK)的上升沿到来，读指针就递增1。读使能(/RE)为高时，读指针停止递增，新的数据不再被送往输出端。若读重置(/RRST)被拉低，在读时钟脉冲到来时，读指针被清零。输出使能(/OE)为高时，数据输出端引脚都呈高阻态。/OE是在RCLK的上升沿被采集的。AL422B虽然在内部集成了控制逻辑，但DRAM的刷新是根据RCLK或者WCLK中较快的那个时钟脉冲进行的。因此，为了保持数据完整性，需要RCLK和WCLK中至少有一个大于1MHz。3.3 DSO与PC机接口DSO与PC机之间的接口方案有多种，例如串口、并口、PCI、ISA、USB接口等。串口的数据传送率不及并口。PCI和ISA插槽都在PC机机箱内部，无法热拔插，不易安装。USB接口虽然有很高的数据交换速度，但它的控制协议相对并口而言要复杂得多。为了要将大部分的精力都集中在整个系统的设计上，本文选择了相对简单的并口作为DSO与PC机之间的接口。计算机的并口针脚(母头)有25针，其引脚定义如表3-1所示：表3-1 25针并行口插口的针脚功能针脚功能针脚功能1选通10确认（ACKNLG低平）2数据位011忙（Busy）3数据位112缺纸（PE）4数据位213选择（SLCT）5数据位314自动换行6数据位415错误7数据位516初始化8数据位617选择输入9数据位718-25地线路(GND)1、计算机并口寄存器并行接口中有3个可访问的寄存器：数据端口、状态端口和控制端口。它们的偏移地址分别为：00h、01h和02h，基地址由FDC37C935的配置寄存器选定，ISA兼容的I/O地址为：378h(278h)、379h(279h)、37Ah(27Ah)。2、数据端口寄存器CPU通过这个寄存器与外部设各传送并行数据。寄存器数据在系统初始化过程中被清除。当CPU对该寄存器进行写访问时，该寄存器在IOW#信号的上升沿处锁存CPU的写数据，然后把锁存的写数据输出到DO：7数据线上。当CPU对该寄存器进行读访问时，DO：7数据线上的内容经并行接口缓冲(不被锁存)后送入CPU。3、状态端口寄存器CPU通过这个只读寄存器输入外部设备的状态信息，当CPU对该寄存器进行读访问时，各对应状态信号线上的现行状态信息锁存于这个寄存器中并送至CPU。状态寄存器各位如表3-2所示。表3-2 状态端口寄存器76543210BUSY#ACK#ESLCTERROR#000位7锁存的是Busy输入引脚电平的反码，该位为0表示打印机为忙状态不能接受新的字符数据；该位为1表示打印机已准备好接受下一字符数据。位6锁存的是ACK#输入引脚的状态，该位为0意思是打印机已经收到个字符数据并且可以接受下一个数据了：该位为1意思是打印机还正在处理上一个字符数据或尚未收到数据。位5锁存的是PE输入引脚的状态，该位为1表示打印纸已用完；为0表示还有打印纸。位4锁存的是SLCT输入引脚的状态，该位为l表示打印机已经联机；为0表示打印机未被主机选择。位3锁存的是ERROR#输入引脚的状态，该位为l表示一个打印机错误已被检测到；为0表示没有检测到错误。4、控制端口寄存器并行接口对打印机输出的各控制信号是通过CPU写该寄存器来形成的，即由软件实现控制。当CPU对该寄存器进行I/O写访问时，该寄存器在Low#信号的上升沿处锁存CPU的写数据，然后把锁存的写数据输出到打印机的控制信号线上。该寄存器亦可读，故可作为输入外部设备命令信号的端口。并行接口的系统复位输入信号清除该寄存。控制寄存器的各位如表3-3所示：表3-3 控制端口寄存器7654321000PCDIRQESLCTIN#INIT#AUTOFDSTROBE#位0写入的逻辑值经取反后输出到STROBE#信号线上，向该位写l，使STRORE#信号为低电平，它是DO：7的选通信号，把DO：7上的数据输入外部设备里的数据输入寄存器：向该位写0，则取消STROBE#信号。位1写入的逻辑值经取反后输出到AUTOFD#信号线上，向该位写1，使AUTOFD#信号线维持低电平，使打印机每打印一行自动走纸一行；向该位写0，取消自动走纸。位2写入的逻辑值不取反送到INIT#信号线上，INIT#是打印机要求的初始化信号，打印机收到这个信号后清除打印缓冲区，把内部电路置为初态。向该位写0，产生INIT#信号；写1，取消INIT#。位3写入的逻辑值经取反后输出到SLCTIN#信号线上，向该位写l，使SLCTIN#信号线维持低电平，表示主系统选中打印机，允许打印机工作；向该位写0，表示不选中打印机。位4是中断请求使能位，用于并行接口内部。并行接口的中断请求信号是由ACIO输入信号经接口里的非门反相后形成的，即由ACK#的前沿提出中断请求。该中断请求能否向系统提出由本位控制，本位置为I，便能并行接口的中断请求信号。在ISA兼容的系统中，并行接口送往主系统的中断请求设置为IRQ7；当本位编程为0时，中断请求被禁止。位5是PCD位(Parallel Control Direction)，用于并行接口的内部，是并行接口方向控制位在打印机方式里，此位无效，因为在打印机方式下不管此位设置为何值方向总是输出的。在双向方式里，本位为0，端口处于输出模式；写入为1，表示端口处于输入模式。5、并行接口信号的时序在并行接口信号中，有时序关系的信号为DO：7，STROBE#、BUSY和ACK#，其余为静态的控制或状态信号。从以上的叙述可知，并行接口中除了中断请求信号直接由硬件实现以外，输入输出数据、发出选通、检测状态都由程序实现，可根据所连接的外部设备的实际需要设计时序。4 数字存储示波器的硬件设计本系统设计采用单片机+CPLD结构。该种结构最大的优点是结构灵活，有较强的适用性，适合模块化设计；同时其开发周期较短，系统易于维护和扩展，适用于实时信号的处理。本章主要讨论了其硬件电路的设计。4.1信号前向调整模块的设计采用高速低噪声模拟开关MAX4545选择不同的反馈电阻和模拟运算放大器MAX817构成标准的反相运算放大器来实现。MAX817的单位增益3DB截止频率为50MHZ，可保证对频率小于50KHZ的信号进行100倍放大。将MAX4545的四根控制线接在最小系统的扩展接口上，即8255的PA0-PA3，控制信号与放大倍数的对应关系如下表4-1所示，高速数据采集电路如图4-1所示。图4-1 高速数据采集电路表4-1 控制信号与放大倍数的对应关系PA3-PA0放大倍数1000101001000102000011004.2高速数据采集模块的设计根据题目要求垂直分辨率为32级/div,示波器上共8格，即要分为256级，因此可选用8位A/D。又由于水平分辨率为20点/div,所以对应于三档扫描速度0.2s/div,0.2ms/div,20us/div的采样速度应分别是100HZ，100KHZ和1MHZ。分析如下：图4-2 高速数据采集电路设扫描速度为Xs/div,要求水平分辨率为20点/div,所以每点的取样时间间隔为X/20s,即取样信号的频率为20/X HZ。因此，当要求三档扫描速度分别为0.2s/div，0.2ms/div，20us/div时，相应的三档采样频率应分别是100HZ，100KHZ，1MHZ。但是，从100HZ到100KHZ的跨度太大,不利于中间频段信号的显示，因此我们又多加了1KHZ和10KHZ两档扫描速度。由于最高采样速率达到MPS，所以普通的A/D难以满足要求，因此我们选用了TI公司的8位COMS ADC TLC5510。该芯片用单5V供电，转换速率最高可达到20MPS，内部带有采样保持电路和基准电阻。该芯片的最大优点就是速度快，控制简单，适用于可编程器件控制。设计的高速数据采集电路如图4-2所示，该电路除了对输入信号进行5倍衰减外，还在输入信号上迭加1.5V的直流。4.3波形显示电路的设计波形显示方式有XY方式及外部触发方式。但是为了在示波器上显示字符就必须选用XY方式。1、 数据输出速率的分析由于数据采集的最高速度为1MHZ，因此数据回放系统的扫描速率应大于1MHZ，才能实时的显示数据更新的过程。根据实验比较，我们选定输出频率为2MHZ。在该输出频率下，系统的实时性较好，而且波形稳定，不失真。我们选用的DA是DAC0800，它的输出电流建立时间为100ns,即10MHZ，满足数据输出的速度要求。D/A电路如图4-3所示。图4-3 D/A电路输出数据的地址由地址累加器得到，我们在地址累加器的后级加入了一级数据选择器，通过扫描信号的进位脉冲切换数据通道，即可实现锁存后或单次触发后显示波形的水平移动。局部电路图如下图4-4所示。图4-4 波形显示局部电路2、锯齿波形成电路根据实验发现，在可编程器件EPM7128SLC84-15的内部搭建的计数电路很容易产生毛刺，使输出锯齿波不稳定，因而我们选用硬件电路计数产生锯齿波。锯齿波的时钟由数据输出电路提供，以保证扫描信号与数据信号同步。将锯齿波计满后输出的进位脉冲经过一定的延时放大后，送给模拟示波器的轴，以消隐回扫线。锯齿波产生电路如下图4-5所示。图4-5 锯齿波产生电路4.4触发电路的设计图4-6 触发电路触发电平由单片机通过D/A(MAX508)输出，通过比较器与输入信号相比较，从而得到触发信号。该触发信号使单片机产生中断，经单片机处理后启动EPM 7128开始采集。这里选用的比较电路是由高增益，低噪声，低漂移运放OP37开环构成的。其输出用两个二极管限幅，以得到标准的TTL信号，电路见上图4-6。4.5双踪示波电路的设计理论上严格的双踪示波器应对两路信号同时采样，那麽就需要两个高速A/D，及其前端电路。但是普通模拟示波器分辨率一般不高，因而就没有任何意义去要求两路信号严格的同时。因此我们采用一路采集电路对两路输入信号交替采样，将采集数据分别存储于原存储器的奇偶地址内，再分别示波，同样可以以较高的精度作到双踪示波，并且使系统的性价比提高。开关切换电路如下图4-7所示。图4-7 开关切换电路4.6最小系统电路的设计本系统以AT89C52为核心。键盘由20个按键组成，对其扫描由MM74C923完成。系统的显示器用的是DCM-162A，它是字符型LCD，共有两行十六列，每个字符位由8行5列组成，由于其分辨