简易三路抢答器课程设计.doc

1 摘要摘要 2 2 1 1 绪论绪论 3 3 2 2 总体方案设计总体方案设计 4 4 3 3 单元电路图单元电路图 6 6 3 1 四 D 触发器 74LS175 6 3 2 三输入端 3 与非门 74LS10 8 3 3 二输入端 4 输入与非门 74LS00 9 3 4 双上升沿 D 触发器 74LS74 10 3 5 多谐振荡器 11 3 6 由 74LS74 构成的四分频电路 12 4 4 主要器件及重要元件的功能介绍主要器件及重要元件的功能介绍 1313 4 1 D 触发器 13 4 2 与非门 14 4 3 电阻 14 4 4 电容 14 4 5 发光二极管 喇叭 14 4 6 开关 14 5 5 总电路原理图总电路原理图 1515 6 6 心得与体会心得与体会 1616 参考资料参考资料 1717 附录附录 1818 最小反应时间的计算 18 附图 19 目目 录录 2 简易三路抢答器简易三路抢答器 摘要 本课程设计论文详细的讲述了我的本次课程设计的全过程和收获 本文讲述的三路抢答器主要是由一个四 D 触发器 74LS175 一个 双 D 触发器 74LS74 以及一个三输入与非门和五个双输入与非门构成 共分为锁存器 脉冲信号发生器 分频电路三部分 其中 74LS175 上的 清零端由主持人控制 用来控制是否开始抢答 抢答开始时 由主持人 按下复位开关 S 清除信号 当主持人宣布 抢答开始 后 先做出判断 的选手立即按下开关 通过与非门送出信号并将其他选手锁存 同时将 信号送给发光二极管与喇叭 直到主持人再次清除信号为止 本文还记述了我在整个设计过程中的设计思路和每一步设计步骤 通过每一步的认真的设计 最终顺利完成整个电路的设计 关键词 关键词 三路抢答器 触发器 脉冲发生器 74 系列芯片 3 1 绪论 关于这次设计的用于三人竞赛抢答的器件 在现实生活中很常见 尤其是在随着各种智益电视节目的不断发展 越来越多的竞赛抢答器被 用在了其中 这种抢答器的好处是不仅能够锻炼参赛选手的反应能力 而且能增加节目现场的紧张 活跃气氛 让观众看得更有情趣 可见抢 答器在现实生活中确实很实用 运用前景非常广泛 在知识竞赛中 特别是做抢答题时 在抢答过程中 为了知道哪一 组或哪一位选手先答题 必须要有一个系统来完成这个任务 如果在抢 答中 只靠人的视觉是很难判断出哪组先答题 因此设计抢答器时要考 虑到这些方面 以便使比赛更加公平 公正 这次设计就是用几个触发 器以及与非门巧妙的组合设计的抢答器 使以上问题得以解决 即使两 组的抢答时间相差几微秒 也可分辨出哪组优先答题 下面请看我的整 体设计方案 4 2 总体方案设计 以下是三路抢答器方案流程图 图 2 由上图可以看到这个方案非常的简洁 下面我将结合具体元件给出 此方案的详细介绍 其中 F1 是 4D 触发器 74LS175 它具有公共置零端和公共 CP 端 F2 是由发光二极管和喇叭组成的声光提示电路 F3 是由四 2 输入与非 门 74 LS 00 以及电容 电阻组成的多谐振荡器 F4 是由双 D 触发器 74 LS 74 组成的 4 分频电路 F3 F4 组成抢答器中的 CP 时钟脉冲源 抢 答开始时 由主持人清除信号 按下控制开关 将开关置于 清零 位 F1 抢答控制锁 存器 F3 多谐振荡器 选手抢答按键 F2 声光提示 F4 分频器 主持人清零 5 置 74 LS 175 的输出 Q1 Q4 全为 0 所有发光二极管 LED 均熄灭 喇 叭均不发声 抢答器处于禁止工作状态 当主持人宣布 抢答开始 同时将控制开关拨到 开始 位置 抢答器处于工作状态 首先作出判 断的参赛者立即按下开关 对应的声光提示电路作出反应 同时 通过 与非门送出信号锁住其余 3 个抢答者的电路 不再接受其他信号 直到 主持人再次清除信号为止 6 3 单元电路图 3 1 四 D 触发器 74LS175 3 1 1 四 D 触发器 74LS175 的引脚图如图 3 1 1 所示 图 3 1 1 3 1 2 四 D 触发器 74LS175 的逻辑图如图 3 1 2 所示 图 3 1 2 7 3 1 3 四 D 触发器 74LS175 的功能表如表 3 1 3 所示 表 3 1 3 3 1 4 四 D 触发器 74LS175 的真值表如表 3 1 4 所示 表 3 1 4 8 3 2 三输入端 3 与非门 74LS10 3 2 1 三输入 3 与非门 74LS10 的引脚图和功能表如图 3 2 1 所示 图 3 2 1 3 2 2 三输入 3 与非门 74LS10 的逻辑图如图 3 2 2 所示 图 3 2 2 9 3 3 二输入端 4 输入与非门 74LS00 3 3 1 二输入端 4 输入与非门 74LS00 逻辑图如图 3 3 1 所示 图 3 3 1 3 3 2 二输入端 4 输入与非门 74LS00 功能表如表 3 3 2 所示 表 3 3 2 10 3 4 双上升沿 D 触发器 74LS74 3 4 1 双上升沿 D 触发器 74LS74 逻辑图如图 3 4 1 所示 图 3 4 1 3 4 2 双上升沿 D 触发器 74LS74 功能表如表 3 4 2 所示 表 3 4 2 11 3 5 多谐振荡器 多谐振荡器电路图如图 3 5 所示 0 1uF C Cap 10K R5 Res Tap 8 9 10 U1C SN74LS00N 11 12 13 U1D SN74LS00N 1 2 3 U2A SN74LS00N 图 3 5 多谐振荡器用来产生时钟脉冲 12 3 6 由 74LS74 构成的四分频电路 四分频电路图 4 CLK 3 D 2 1 Q 5 Q 6 CLR PR F4A SN74LS74AN 10 CLK 11 D 12 13 Q 9 Q 8 CLR PR F4B SN74LS74AN 5 V 图 3 6 四分频电路使时钟脉冲的周期变为了原来的四倍 13 4 主要器件及重要元件的功能介绍 在这次设计的用于竞赛的抢答器 电路图时很简单 组成器件应该 说都是数电和模电中很常见的 4 1 D 触发器 10 CLK 11 D 12 13 Q 9 Q 8 CLR PR F4B SN74LS74AN D 触发器如图 其功能有 D 触发器具有接收并记忆信号的功能 又称为锁存器 D 触发器属于脉冲触发方式 D 触发器不存在约束条件和一次变化现象 抗干扰性能强 工 作速度快 而这次正是利用了的以上功能来构成一个简单的抢答器 图 4 1 D 触发器 14 4 2 与非门 4 3 电阻 包括滑动变阻器 普通电阻 4 4 电容 主要用来构成多谐振荡器 4 5 发光二极管 喇叭 提示电路重要原件 4 6 开关 15 5 总电路原理图 0 1uF C Cap 10K R5 Res Tap 2 3 1 K3 SW SPDT 2 3 1 K2 SW SPDT 2 3 1 K1 SW SPDT 5V 5V 1K R4 Res2 GND S DS1 LED0 DS2 LED0 DS3 LED0 1K R1 Res2 1K R2 Res2 1K R3 Res2 LS1 Speaker LS2 Speaker LS3 Speaker GND VCC GND CLR 1 CLK 9 D1 4 Q1 2 Q1 3 D2 5 Q2 7 Q2 6 D3 12 Q3 10 Q3 11 D4 13 Q4 15 Q4 14 VCC 16 GND 8 F1 SN74LS175N 1 2 3 U1A SN74LS00N 5 6 4 U1B SN74LS00N 8 9 10 U1C SN74LS00N 11 12 13 U1D SN74LS00N 1 2 3 U2A SN74LS00N 4 CLK 3 D 2 1 Q 5 Q 6 CLR PR F4A SN74LS74AN 10 CLK 11 D 12 13 Q 9 Q 8 CLR PR F4B SN74LS74AN 1 2 13 12 F2A SN74LS10N 5 V 图 5 16 6 心得与体会 历时一个星期的课程设计结束了 通过这次的课程设计 使我的动 手能力和经验有了一定程度的提高 在数字逻辑电路技术的理论知识上 也有了更深的了解 在设计的过程中 通过发现问题 解决问题 我学 到了不少知识 增长了许多经验 而这些都是书上学不到的 巩固和运 用了上学期的 数字逻辑 课程中所学的理论知识和实验技能 基本掌握 了常用电子电路的一般设计方法 提高了设计能力和实验技能 通过这 一次的数字逻辑 抢答器 的课程设计 复习了本学期数字逻辑课程的基 本内容 对于逻辑问题的分析及设计有了更进一步的掌握 设计过程中 对于 protel 软件的操作有了进一步的掌握 以及对具体问题的分析 这 些都是收获 同时又发现自己的很多不足 自己知识有很多的漏洞 看 到了自己的实践经验还是比较缺乏 理论联系实际的能力还急需提高 这次由于我们的学业不精和时间等客观问题 未能使设计达到完善 还有很多缺点和错误 希望老师能提出改进意见 谢谢老师的辛勤栽培 我以后会更加努力 17 参考资料 1 何小艇 电子系统设计 浙江大学出版社 2001 年 6 月 2 姚福安 电子电路设计与实践 山东科学技术出版社 2001 年 10 月 3 王澄非 电路与数学逻辑设计实践 东南大学出版社 1999 年 10 月 4 李银华 电子线路设计指导 北京航空航天大学出版社 2005 年 6 月 5 康华光 电子技术基础 高教出版社 2003 6 卢菊洪 数字电路与逻辑设计实训教程 科学出版社 2003 年 8 月 18 附录 最小反应时间的计算 1 多谐振荡器产生的时钟脉冲的周期 T 1 4RC 1 4 10 0 1ms 1 4ms 2 经过四分频电路后的时钟脉冲的周期 Tcp 4T 4 1 4ms 5 6ms 3 最小反应时间为 Tm Tcp 5 6ms 19 附录附录 0 1uF C Cap 10K R5 Res Tap 2 3 1 K3 SW SPDT 2 3 1 K2 SW SPDT 2 3 1 K1 SW SPDT 5V 5V 1K R4 Res2 GND S DS1 LED0 DS2 LED0 DS3 LED0 1K R1 Res2 1K R2 Res2 1K R3 Res2 LS1 Speaker LS2 Speaker LS3 Speaker GND VCC GND CLR 1 CLK 9 D1 4 Q1 2 Q1 3 D2 5 Q2 7 Q2 6 D3 12 Q3 10 Q3 11 D4 13 Q4 15 Q4 14 VCC 16 GND 8 F1 SN74