第02章 逻辑门电路

数字电路与逻辑设计北京邮电大学信息与通信工程学院孙文生 第2章逻辑门电路 邮箱 swsmail 孙文生 教学资源 QQ群课程群 36437175 千人群 班级群 56112577 新浪微博模电数电 加入请注明 课程名班级 教学资源 微信公众平台查找公众号 模电数电 公众平台二维码 历史回顾 1956年 肖克利 巴丁 布拉坦获得诺贝尔物理学奖 表彰他们在半导体和晶体管研究领域的贡献 晶体管的发明是20世纪中叶科学技术领域划时代的一件大事 它的诞生使电子学发生了根本性变革 1962年 TTL集成逻辑电路诞生 1971年 Intel公司推出第一款NMOS四位微处理器Intel4004 主频108kHz 支持8位指令集及12位地址集 1947年 美国贝尔实验室发明了半导体点接触式晶体管 开创了人类的硅文明时代 随着半导体工艺的进步 CMOS集成电路逐渐称为主流 2 1晶体管的开关特性 二极管的开关特性双极型晶体三极管的开关特性 2 1 1二极管的开关特性 在数字电路中 二极管工作在开关状态 由于结电容的存在 导通与截止状态的转换需要一定的时间 反向恢复时间 tR ts tf其中 ts存储时间tf下降时间 在放大状态 2 1 2双极型晶体三极管的开关特性 四种工作状态 2 1 2双极型晶体三极管的开关特性 晶体管反相器 开关特性 延迟时间td上升时间tr存储时间ts下降时间tf 2 1 2双极型晶体三极管的开关特性 饱和深度 临界饱和状态 在深度饱和情况下 饱和深度 晶体管反相器 2 1 2双极型晶体三极管的开关特性 肖特基晶体管 抗饱和晶体管 抗饱和晶体管原理 肖特基晶体管符号 在晶体管的集电结上并联一个肖特基势垒二极管 以降低晶体管的饱和深度 肖特基二极管由金属和半导体接触形成 正向压降0 3 0 4伏 没有电荷存储效应 2 2晶体三极管反相器 利用二极管的开关特性 可构成二极管与门电路和或门电路 2 2晶体三极管反相器 二极管或门电路 输入 高电平5V低电平0V 输出 高电平4 3V低电平0V F A B 2 2晶体三极管反相器 二极管电路的缺点 F ABC 5V 1 输入 输出电平不一致 2 信号通过多级门电路时 会导致电平偏离 3 带负载能力低 2 2晶体三极管反相器 晶体管反相器 反相器的工作原理 输入低电平0V时 晶体管截止Vb 0 92V输出高电平3 7V 输入高电平3V时 晶体管饱和Ib 0 82mA Ibs 0 4mA输出低电平0 3V 电路实现逻辑非的功能 输入为脉冲信号晶体管VT工作在开关状态 2 2晶体三极管反相器 晶体管反相器 反相器的负载能力负载就是反相器输出端所接的其它电路 灌电流负载 对反相器而言 拉电流负载 晶体管输出低电平负载电流流入反相器灌电流降低了饱和深度 晶体管输出高电平负载电流流出反相器拉电流降低了输出电平 2 2晶体三极管反相器 灌电流负载 对反相器而言 当晶体管VT饱和时 输出低电平 灌电流IL流入集电极 其中 三极管的饱和深度随着IL的增加而减小 当VT退出饱和时 VO将不再保持低电平 灌电流负载能力是指三极管从饱和退到临界饱和时所允许灌入的最大负载电流ILMax Ib Ibs 集电极电流IC IRc IL 2 2晶体三极管反相器 例如 输入高电平ViH 3V时 基极电流Ib 0 82mA 晶体管饱和 在临界饱和时 集电极电流 为保证VT饱和 集电极电流的最大值为24 6mA 反相器带灌电流负载 18 Eq 2 2晶体三极管反相器 反相器带拉电流负载 当反相器输入低电平时 晶体管截止 输出高电平 负载电流IL从反相器流出 形成拉电流 流经电阻RC的电流分为两部分 一部分为流入钳位二极管的电流Ig 另一部分为流入负载的电流IL 拉电流负载 对反相器而言 当负载电流IL增加时 Iq将减小 为保证输出高电平稳定 钳位二极管必须导通 极限情况为Ig 0 Eq Eq 2 2晶体三极管反相器 反相器带拉电流负载 流过负载RL的最大允许电流ILMax是Iq 0时的负载电流 即 可见 RC越小 带拉电流负载的能力越强 2 3TTL集成逻辑门 54系列 使用温度范围 55 125 74系列 使用温度范围0 70 早期的集成逻辑门采用的是二极管 三极管电路 DTL 速度较低 以后发展成为晶体管 晶体管电路 TTL TTL系列分为标准系列 肖特基系列等 目前广泛使用的是肖特基系列 2 3 1标准TTL与非门的电路结构和工作原理 电路结构和工作原理 与非门7400内部电路 逻辑电平 高电平3 6V低电平0 3V 输入有一个为低电平输出高电平 输入全部为高电平输出低电平实现与非逻辑功能 5V 2 3 1标准TTL与非门的电路结构和工作原理 电路结构和工作原理 与非门7400内部电路 逻辑电平 高电平3 6V低电平0 3V 提高工作速度的措施输入级采用多发射极晶体管某输入高 低缩短T2 T5存储时间输出级采用同类管推挽输出电路CL充放电快改善边沿特性 2 3 2TTL与非门的特性及参数 电压传输特性及相关参数 AB段 vI 0 6V T1深度饱和 使T2和T4截止 T3导通输出高电平 BC段 0 6V vI 1 3V T1仍处于饱和状态 T2开始导通 T4尚未导通 T2处于放大状态 其集电极电压随输入电压的增加下降 并通过T3 D3反映在输出端 7400与非门的电压传输特性 CD段 1 3V vI 1 4V T4开始导通 输出电压迅速降低 T3趋于截止 DE段 vI 1 4V T1进入倒置放大状态 其基极电流全部注入T2的基极 使T2饱和 T4也饱和 T3截止 输出低电平 2 3 2TTL与非门的特性及参数 电压传输特性及相关参数 7400与非门的电压传输特性 2 3 2TTL与非门的特性及参数 1 输出高电平VOH典型值VOH 3 4V 电压传输特性及相关参数 7400与非门的电压传输特性 VOHmin是满足输出电流指标时 输出高电平允许的最低值 一般要求VOHmin 2 7V 2 输出低电平VOL典型值VOL 0 25V VOLmax是满足输出电流指标时 输出低电平允许的最高值 一般要求VOLmax 0 4V 2 3 2TTL与非门的特性及参数 3 阈值电压VTH 门限电压 电压传输特性曲线CD段中点所对应的输入电压值 电压传输特性及相关参数 7400与非门的电压传输特性 VTH 1 4V 2 3 2TTL与非门的特性及参数 电压传输特性及相关参数 7400与非门的电压传输特性 6 输入低电平的最大值VILmax典型值VILmax 0 8V 7 输入高电平的最小值VIHmin典型值VIHmin 2V 器件手册给出的参数 与关门电平类似 但通常略小于VOFF 器件手册给出的参数 与开门电平类似 但通常略大于VON 2 3 2TTL与非门的特性及参数 电压传输特性及相关参数 8 低电平噪声容限 9 高电平噪声容限 VOLmax VOHmin 7400与非门的电压传输特性 保证输出高电平时 允许叠加在输入低电平上的最大噪声电压 保证输出低电平时 允许叠加在输入高电平上的最大噪声电压 2 3 2TTL与非门的特性及参数 静态输入特性曲线 2 输入短路电流IiS 1 075mA当vI 0时的输入电流 通常IiL IiS 1 输入漏电流IiH 14 5 A当vi ViH时 T1倒置工作的输入电流 静态输入特性 7400TTL与非门电路 设电流流入发射极为正 2 3 2TTL与非门的特性及参数 输入负载特性 1 输入端与电源之间接电阻RI 输入端接高电平 接电源 悬空 都相当于输入逻辑 1 通过上拉电阻RI接电源时 RI的阻值一般在10k左右 2 输入端与地之间接电阻RI 2 3 2TTL与非门的特性及参数 输入负载特性 2 输入端与电源之间接电阻RI 关门电阻ROFF 保证T4截止 输出高电平时 允许RI的最大值 开门电阻RON 保证T4导通 输出低电平时 允许RI的最小值 注 门电路的输入端悬空 相当于接高电平 为避免干扰 不用输入端应接合适电平 TTL与非门输入端负载特性曲线 TTL与非门输入端接电阻负载 ROFF 300 RON 2k 2 3 2TTL与非门的特性及参数 扇出系数No 推动同类门的个数 通常N 8 输出低电平时 NOL IOLmax IiLmax输出高电平时 NOH IOHmax IiHmax 考虑最坏的情况 扇出系数 N min NL NH 2 3 2TTL与非门的特性及参数 平均传输延迟时间tpd 0 5 tpdL tpdH 输出信号略滞后于输入信号 典型值 纳秒级 问题 假设tpd 20ns 现将三个反相器首尾相连 会出现什么现象 TTL或非门内部电路如何构成 应用举例 例 某逻辑电路如下图所示 门电路参数IOHmax 0 4mA IOLmax 4mA IILmax 0 4mA IIHmax 20 A 试问与非门G1最多可驱动多少个同样的逻辑门 所以 与非门G1最多可以驱动6个同样的逻辑门 应用举例 例 门电路的输入和输出特性曲线如下图所示 要求G1输出高电平满足VOH 3 2V 输出低电平满足VOL 0 2V 试问与非门G1最多可驱动几个非门 低电平输出电流 高电平输出电流 输入特性曲线 应用举例 试说明在下列情况下 用万用表测量下图中vI2的电压各为多少 万用表使用5V量程 等效内阻为100K V 1 vI1悬空 2 vI1 0 2V 3 vI1 3 2V 4 vI1经100 电阻接地 5 vI1经10K电阻接地 74系列TTL与非门电路 TTL最基本的功能逻辑 2 3 3或非 与非及异或门 或非门 2 3 3或非 与非及异或门 与或非门 2 3 3或非 与非及异或门 异或门 问题思考 若实现如下功能 下面的电路是否可行 为什么 74H系列TTL与非门电路 注意 TTL门的输出端不允许直接相连 除非能保证这几个门的输出完全一致 1 0 2 3 4集电极开路门电路 OC门 OC门及线与逻辑功能 把逻辑门输出级晶体管T4的集电极开路 构成集电极开路门电路 简称OC门 与非OC门7403的内部电路 OC门的符号 2 3 4集电极开路门电路 OC门 OC门及线与逻辑功能 OC门的线连接逻辑 多个OC门的输出端可并联使用 实现逻辑与功能 又由于是输出端直接进行线连接 因此称为线与 Wired AND OC门上拉电阻RL的选取 例 假设有n个OC门并接在一起 输出推动m个TTL反相器 门电路的参数均已知 试计算负载电阻RL的取值范围 思路 保证逻辑关系和驱动能力正确 F 2 F为低电平时 要求VOL VOLmax 1 F为高电平时 要求VOH VOHmin 此时所有OC门均截止 负载越多 流过RL的电流越大 VOH下降得越多 考虑最坏情况 有一个OC门输出低电平 电流全部灌入该OC门 此时要求IOL IOLmax OC门负载电阻R的选取 为使 必须 VOH 例 假设有n个OC门并接在一起 输出推动m个TTL反相器 门电路的参数均已知 试计算上拉电阻RL的取值范围 1 计算Rmax输出高电平VOH 所有OC门均截止 OC门负载电阻R的选取 为使 必须 例 假设有n个OC门并接在一起 输出推动m个TTL反相器 试计算负载电阻RL的取值范围 VOL 2 计算Rmin考虑最坏情况 只有一个OC门输出低电平VOL 电流全部灌入该OC门 与非 或非门输入端并接使用的问题 与非门输入高电平时 I入 m IIH总输入电流等于单端电流之和 输入低电平时 I入 IIL总输入电流等于单端电流 或非门总输入电流等于单端电流之和 输入高电平时 I入 m IIH输入低电平时 I入 m IIL 课后习题 试为图中的RL选择合适的阻值 已知OC门输出管的截止漏电流为IOH 150 A 导通时最大负载电流为ILM 16mA 负载门低电平输入电流为IIL 1mA 高电平输入电流为IIH 40 A V CC 5V 要求OC门的输出高电平VOH 3 0V 输出低电平VOL 0 3V OC门的几种主要应用 实现线与逻辑 实现电平转换 用作驱动电路 电路如右图所示 逻辑关系为 如下图所示 可使输出高电平变为 12V 右图是用来驱动发光二极管的电路 2 3 5三态门 TTL逻辑门输出端始终有信号高电平 3 6V低电平 0 3V TTL与非门 2 3 5三态门 使能端EN 1实现反相功能使能端EN 0输出呈高阻 TTL三态逻辑门 三态门的输出有三种状态逻辑0 逻辑1高电阻状态 禁止态 2 3 5三态门 三态门的用途 实现总线的分时使用 实现双向数据传输 应用举例 试写出下列门电路的逻辑表达式 a OC门电路 b 三态门电路 2 3 6TTL改进系列门电路简介 高速TTL与非门74H00 将7400中的D3换为晶体管T5和电阻R5 具有更好的电压跟随特性 电路中的电阻比7400更小 具有更强的驱动能力 2 3 6TTL改进系列门电路简介 肖特基系列逻辑门74S00 采用了肖特基抗饱和三极管 增加有源泄放电路 提高了电路的工作速度 改善了电压传输特性 2 3 6TTL改进系列门电路简介 低功耗肖特基逻辑门74LS00 提高了电路中的电阻值 使用了抗饱和晶体管和有源泄放电路 同时用肖特基二极管代替输入端的多发射极晶体管 tpd 5ns功耗2mw 2 3 7TTL的选用及应注意的问题 除OC门和三态门外 输出端不能直接相连输出端不能直接接地或电源多余输入端的处理TTL门电路输入端接电阻的情况ROFF 300 RON 2k 驱动能力问题 课后习题 已知图中各个门电路都是74H系列TTL电路 试写出各门电路的输出状态 0 1或Z 2 4ECL逻辑门 发射极耦合逻辑门 电路特点 典型的非饱和电路超高速电路逻辑灵活性大负电源供电电路组成电路的核心 差分放大器射极跟随器做输出级参考电源 主要性能 速度最快的逻辑门电路输出阻抗低 带负载能力强电路内部干扰小功耗较大抗干扰能力低功能扩展 便于扩展成多互补输出可实现线或逻辑 2 4ECL逻辑门 ECL或 或非门电路的真值表 ECL或 或非门逻辑符号 ECL或 或非电路 10105 内部结构 2 4ECL逻辑门 ECL或 或非门内部结构 逻辑电平 高电平 0 8V低电平 1 6V 2 4ECL逻辑门 ECL或 或非门内部结构 逻辑电平 高电平 0 8V低电平 1 6V A B输入低电平 2 0V 2 4ECL逻辑门 ECL或 或非门内部结构 逻辑电平 高电平 0 8V低电平 1 6V A输入高平 1 6V 2 4ECL逻辑门 用ECL门实现线或逻辑 2 4ECL逻辑门 例 由ECL或 或非门和异或 同或门组成的电路如下所示 使用芯片10105和10107 试写出输出的逻辑表达式 2 4ECL逻辑门 例 ECL门的输出直接连接可以实现线或 试用两个ECL门 每个门有两个或 或非输出 不增加任何门电路 在图上通过连接实现四输出函数 2010年 2 5I2L逻辑门电路 集成注入逻辑 IntegratedInjectLogic I2L 逻辑门电路是20世纪70年代初发展起来的一种高集成密度 双极型逻辑电路 具有结构紧凑 不用电阻 工艺简单 集成密度高 低功耗和较高工作的速度等特点 电子钟创意作品 2 6CMOS逻辑门 场效应晶体管的特点仅有一种载流子参与导电 N沟道 载流子为电子 P沟道 载流子为空穴 输入电压控制输出电流 输入阻抗高 易集成 N沟道增强型MOS管 2 6CMOS逻辑门 N沟道增强型MOS管的特性 输出特性曲线 iD f vDS vGS const N沟道增强型MOS管 截止区 2 7CMOS反相器 P沟道MOS场效应管 P沟道MOS管的工作原理与N沟道MOS管完全相同 只不过导电的载流子不同 电压极性不同 如同双极型三极管有NPN型和PNP型一样 2 6CMOS逻辑门 2 6 1NMOS门电路 输入低电平0V输出高电平3V 输入高电平3V输出低电平0V实现非逻辑功能 2 6CMOS逻辑门 2 6 1NMOS门电路 NMOS与非门 NMOS或非门 2 6CMOS逻辑门 2 6 1NMOS门电路 NMOS与或非门 2 6CMOS逻辑门 2 6 2CMOS非门 1 输入低电平VIL 0V VGS1 VTN T1管截止 VGS2 VTP 电路中电流近似为零 忽略T1的截止漏电流 VDD主要降落在T1上 输出为高电平VOH VDD T2导通 CMOS非门 2 6 2CMOS非门 CMOS反相器电压传输特性与电流特性 IVI VTN T1截止 T2导通 电流为0 输出高电平VDD IIVI VTN T1开始导通 T2开始有压降 输出电平开始降低 IIIVI达到VDD 2 T1 T2工作在饱和区 VI的微小变化 输出电平急剧变化 IVVI继续增加 T2导电程度降低 T1导电程度增加 输出电平继续下降 VVI VDD VTP T2截止 T1导通 电流为0 输出低电平0V 2 6 2CMOS非门 CMOS门电路的输入电流基本为零 带同类门扇出系数较大 输入端通过电阻接地时 对电阻值无限制 输入端悬空时 输出 1 2VDD CMOS门输入端不允许悬空 CC4000系列CMOS非门的输入电路 CMOS非门的输入特性 2 6 3CMOS与非门 CMOS与非门 CMOS与非门通过驱动管 NMOS管 串联 实现与功能 2 6 4CMOS或非门 CMOS或非门通过驱动管并联 实现或功能 电路实现或非逻辑功能 CMOS或非门 当A和B为低电平时输出高电平当A和B有一个 以上 为高电平时输出低电平 2 6 5CMOS与或非门 CMOS与或非门 2 6 6CMOS漏极开路与非门电路 OD门 输出为漏极开路的N沟道增强型MOS管 用于输出缓冲或电平转换 OD门也可实现线与逻辑 外接上拉电阻的计算方法与TTL集电极开路门电路相同 双2输入与非缓冲电路 2 6 6CMOS漏极开路与非门电路 OD门 输出为漏极开路的N沟道增强型MOS管 用于输出缓冲或电平转换 OD门也可实现线与逻辑 外接上拉电阻的计算方法与TTL集电极开路门电路相同 双2输入与非缓冲电路 2 6 7CMOS传输门及模拟开关 CMOS传输门电路 CMOS传输门电路 工作原理 1 当控制端C为低电平时 T1和T2截止 传输门相当于开关断开 2 当控制端C为高电平时 T1和T2均导通 使VO VI 相当于开关接通 传输门传输信息 2 6 7CMOS传输门及模拟开关 逻辑电路图 CMOS模拟开关是控制模拟信号传输的一种电子开关 开关的通断由数字信号控制 反相器的作用是为传输门提供两个反相控制信号 逻辑符号 2 6 8CMOS三态门 在CMOS反相器的基础上增加PMOS管T 1NMOS管T 2EN 1T 1和T 2截止禁止态 EN 0T 1和T 2导通F A CMOS三态门 2 6 9CMOS逻辑门特点及应用 工作电压4000系列3 18V 74HC和74HCT系列2 6V 输入端通过电阻接地或接电源对电阻值无要求 但CMOS门输入端不允许悬空 TTL门输入端不建议悬空 驱动同类门能力强可驱动50个同类门但CMOS门驱动纯电阻负载或TTL门电路能力有限 需另加CMOS驱动器提供较大的输出电流 传输延迟大例如4000系列门用5V供电时传输延迟时间为125ns 用15V供电时的传输延迟时间为45ns 2 6 9CMOS逻辑门特点及应用 防止出现栓锁 Latch up 避免在器件的输入和输出端有大电压和电流波动 保证电源不能有过大的浪涌 注意静电保护注意对输入端的静电保护 静态功耗低工作频率越高 动态功耗越大 2 7逻辑电平及逻辑电平转换