数字电子技术试卷B010阙.doc

长沙理工大学考试试卷试卷编号 B 拟题教研室（或教师）签名 阙建荣 教研室主任签名 课程名称（含档次） 数字电子技术B 课程代号 专 业 自动化 层次（本、专） 本科 考试方式（开、闭卷） 闭卷 一、填空题（本题15分,每空1分） 1. 1.如图1所示，A=0时，Y= ；A=1，B=0时，Y= ；2. ，Y的最简与或式为 ；3.如图2所示为TTL的TSL门电路，EN=0时，Y为 ，EN=1时，Y= ；4. 全加器是一种实现 功能的逻辑电路；5.四位二进制减法计数器的初始状态为0011，四个CP脉冲后它的状态为 ；6. 能够实现“线与”的TTL门电路叫 ，能够实现“线与”的CMOS门电路叫 。7. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 。 8. 三态门输出的三种状态分别为： 、 和 。9. 触发器按逻辑功能可分为RS、JK、 、 和D。 二 (本题15分)试分析如图3所示的组合逻辑电路。 1.写出输出逻辑表达式； 2.化为最简与或式；3.列出真值表；4.说明逻辑功能。三(本题15分)试用一片74LS138辅以与非门设计一个BCD码素数检测电路，要求输入大于1的素数时电路输出为1，否则输出为0（要有设计过程）。 四(本题15分)试画出下列触发器的输出波形 (设触发器的初态为0)。 1. 2. 3.五逻辑函数化简 （每题5分，共10分）。1.用代数法化简为最简与或式Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0. 六（本题共10分）试用74LS161设计一计数器完成下列计数循环 七（本题共20分）分析用集成十进制同步可逆计数器CT74LS192组成的下列计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），和分别为进位和借位输出端。 (a) (b) 第 4 页（共4页） 长沙理工大学试卷标准答案课程名称： 数字电子技术B 试卷编号：B 一、填空题 （本题15分,每题1分）1. Y0、Y1；2. ；3. 高阻态、；4. 全加器是一种实现 两个一位二进制数以及来自低位的进位相加，产生本位“和”及向高位进位功能的逻辑电路。5. 1111；6. OC门 OD门 。7. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 10111111 。 8高电平、低电平和高阻态。9. T 、 T；二（本题15分）,（1） 逻辑表达式（2）最简与或式：（3） 真值表A B CISCO0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111 （4）逻辑功能为：全加器。 第 1 页（共3页）三（本题15分）（1） 真值表 （2）逻辑表达式：（3）用74LS138和与非门实现如下： 四（本题15分） 五逻辑函数化简 （每题5分，共10分）1Y=A+B 2用卡诺图圈0