基于FGPA和IIC技术实现微显示芯片的驱动.doc

基于FGPA和IIC技术实现微显示芯片的配置 袁光 110040641摘要：IIC配置模块主要实现微显示芯片的各种初始状态配置。当采用不同的配置方式时，即是说通过串口总线对微显示芯片内部的相应寄存器写入不同的数据值，可使OLED屏幕分别显示各种不同制式（NTSC、PAL、VGA）。本论文以VGA制式为例，说明通过IIC总线对微显示芯片的配置方式。在配置过程中，FPGA做为主控器件对从器件微显示芯片进行操作。Abstract: IIC configuration module mainly realize micro display chip various initial state configuration. When using different configuration mode, i.e. through serial bus to the micro display chip inside the corresponding registers into different data value, can make OLED screen respectively show different formats (NTSC and PAL and VGA). This papers to the VGA formats for example, and through IIC bus to the micro display chip disposition ways. In the process, the FPGA as master device from device to micro display chip operation.关键字：IIC；FPGA；OLED1 概述本文所设计的基于IIC通信技术配置微显示芯片是作为某国防重点预研项目的组成部分。由于FPGA在这方面的优势，从而舍弃单片机、arm等器件。采用FPGA作为主控制器件对从器件微显示芯片进行操作。2 设计原理2.1 OLED工作原理OLED （Organic Light Emitting Display）即有机发光显示器,在手机LCD上属于新型产品,被称誉为“梦幻显示器”。OLED显示技术与传统的LCD显示方式不同，无需背光灯，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光。而且OLED显示屏幕可以做得更轻更薄，可视角度更大，并且能够显著的节省耗电量。微显示芯片工作在VGA制式下需要配置的寄存器部分如表1所示。NAMEADDRESSVGA_60NAMEADDRESSVGA_60STATUS0000MOFF0838RGAIN0178VMODE09 04ROFF0230HMODE0A01GGAIN0378BRT_L0B00GOFF0430BRT_U0C02BGAIN0578HRATE_L0D00BOFF0630HRATE_U0E80MGAIN0780PLL_L0F1E表1 VGA制式下需要配置的部分寄存器其中地址0所对应的寄存器为状态寄存器，是只读模式；因此在对OLED微显示芯片进行配置时，只需对地址126的寄存器进行配置。2.2 IIC工作原理 IIC总线是荷兰飞利浦PHILIPS开发的一种高效，实用，可靠的双向二线制(也有3线制，家电很少用）串行数据传输结构总线，该总线使各电路分割成各种功能的模块，并进行软件化设计，各个功能模块电路内都有集成一个IIC总线接口电路，因此都可以挂接在总线上，很好的解决了众多功能IC与CPU之间的输入输出接口，使其连接方式变得十分简单。 IIC总线上的器件分为主控器和被控器两大类它们之间只要在正常工作，总有一个IIC在总线上发送信息数据（一般是在开机后cpu首先像各个功能模块电路发出自检信号，得到各个功能模块电路正常反馈的数据信号后机器才进入正常工作状态）。图1为IIC的单字节读写。图1 IIC单字节读写其中单字节写操作：起始信号 + 器件地址 + 写信号 + 寄存器地址 + 应答位 + 数据 + 应答位 + 停止信号。单字节读操作：起始信号 + 器件地址 + 写信号 + 寄存器地址 + 应答位 + 起始信号 + 器件地址 + 读信号 + 数据 + 应答位 + 停止信号。表2 为IIC连续写操作：起始信号器件地址写信号寄存器起始地址应答位连续的数据（每个数据后都需一个应答位）停止信号表2 IIC连续写操作2.3 IIC连续写操作设计状态机由上表的连续写操作过程，设计状态机共有六个状态，如图2所示 图2 IIC连续写操作设计状态机采用独热码设计该状态机，各状态的代码值定义（verilog代码）及各状态的意义如下：parameter idle = 6b00_0001, /1 start = 6b00_0010, /2 drad = 6b00_0100, /drive address 4 regad = 6b00_1000, /register address 8 data = 6b01_0000, /16 stop = 6b10_0000; /32idle：空闲状态 SDA、SCL两根控制总线保持高电平。start：起始状态 发送起始信号。drad：发送器件地址。regad：发送起始寄存器地址。data：发送寄存器数据。stop：停止状态 发送停止信号。count用于对主时钟进行计算。在空闲状态时，SCL、SDA拉到高电平。在进入IIC工作状态后，每四个时钟信号输出一个SCL时钟。状态转移说明：cnst信号用于计算每个状态中的时钟数。由于起始信号和停止信号可以在一个SCL完成，因此在这两个状态时，当cnst从0计数到3时，即发生状态转移；在发送器件地址和寄存器地址时，包含应答位在内共需发送九位数据；每位数据的发送也是在一个SCL时钟内完成，而每个SCL需要4个主时钟，所以发送所有数据需要；因此在这两个状态中，当cnst从0计数到35时，状态机转移到下一个状态；在发送数据时，共需写入26个寄存器，写每个寄存器的操作中共需发送九位数据（含应答位），因此由计数器i来计算已写入的寄存器个数；每写完一个寄存器后将cnst清零一次，并使i加1；当最后一个寄存器写完时，即cnst为35且i为26时，表明所有数据写入完毕；状态机进入下一个状态停止状态。在完成停止状态，并进入空闲等待时，将状态机完成信号overflag拉高。以写入器件地址为例说明移位操作的实现过程，具体代码如下：drad : begin if(cnst = 6d35) begin/8位地址数据+1位读写控制位 (4*9SCL=36clk)shiftdata = 8d1,1b0;/在shiftdata寄存器中放入下一个、/需进行移位操作的数据 sdareg = shiftdata8;/输出该状态下最后一个需写入的数据 end else if(cnst)%3d4)=d0) begin /每4个主时钟即为一个SCL，此时输出shiftdata中的高位数据，并在低/位补零，以完成移位操作 shiftdata = shiftdata7:0,1b0; sdareg = shiftdata8; end else begin shiftdata = shiftdata; sdareg = sdareg; end e