元件封装及基本脚位定义说明.doc_第1页
元件封装及基本脚位定义说明.doc_第2页
元件封装及基本脚位定义说明.doc_第3页
元件封装及基本脚位定义说明.doc_第4页
元件封装及基本脚位定义说明.doc_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

元件封裝及基本腳位定義說明PS:以下收录说明的元件为常规元件A: 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。包括了实际元件的外型 尺寸,所占空间位置,各管脚之间的间距等,是纯粹的空间概念。因此不同的元件可共用同一零件封装,同种元件也可有不同的零件封装.普通的元件封装有针脚式封装(DIP)与表面贴片式封装(SMD)两大类.(像电阻,有传统的针脚式,这种元件体积较大,电路板必须钻孔才能安置元件,完成钻孔后,插入元件,再过锡炉或喷锡(也可手焊),成本较高,较新的设计都是采用体积小的表面贴片式元件(SMD)这种元件不必钻孔,用钢膜将半熔状锡膏倒入电路板,再把SMD元件放上,即可焊接在电路板上了。)元件按电气性能分类为:电阻,电容(有极性,无极性),电感,晶体管(二极管,三极管),集成电路IC,端口(输入输出端口,连接器,插槽),开关系列,晶振,OTHER(显示器件,蜂鸣器,传感器,扬声器,受话器)1.电阻: I.直插式 1/20W 1/16W 1/10W 1/8W 1/4W II.贴片式 0201 0402 0603 0805 1206 III.整合式 0402 0603 4合一或8合一排阻 IIII.可调式VR1VR52.电容: I.无极性电容0402 0603 0805 1206 1210 1812 2225 II.有极性电容 分两种: 电解电容 一般为铝电解电容,分为DIP与SMD两种 钽电容 为SMD型: A TYPE (3216 10V) B TYPE (3528 16V) C TYPE (6032 25V) D TYPE (7343 35V)3.电感: I.DIP型电感 II.SMD型电感4.晶体管: I.二极管1N4148 (小功率) 1N4007(大功率) 发光二极管 (都分为SMD DIP两大类) II.三极管 SOT23 SOT223 SOT252 SOT2635.端口: I.输入输出端口AUDIO KB/MS(组合与分立) LAN COM(DB-9) RGB(DB-15) LPT DVI USB(常规,微型) TUNER(高频头) GAME 1394 SATA POWER_JACK等 II.排针单排 双排 (分不同间距,不同针脚类型,不同角度)过 IDE FDD,与其它各类连接排线. III.插槽 DDR (DDR分为SMD与DIP两类) CPU座 PCIE PCI CNR SD MD CF AGP PCMCIA6.开关:I.按键式 II.点按式 III.拔动式 IIII.其它类型7.晶振: I.有源晶振 (分为DIP与SMD两种包装,一個電源PIN,一個GND PIN,一個訊號PIN) II.无源晶振(分为四种包装,只有接兩個訊號PIN,另有外売接GND)8.集成电路IC: I.DIP(Dual In-line Package):双列直插封装。 & SIP(Single inline Package):单列直插封装 II.SOJ (Small Out-Line J-Leaded Package):J形引线小外形封装。 & SOP (Small Out-Line Package):小外形封装。 III.QFP (Quad Flat Package):方形扁平封装。 IIII.PLCC(Plastic Leaded Chip Carrier):有引线塑料芯片栽体。 IV.PGA(Ceramic Pin Grid Arrau Package)插针网格阵列封装技术 IV.BGA (Ball Grid Array):球栅阵列,面阵列封装的一种。 OTHERS: COB(Chip on Board):板上芯片封装。Flip-Chip:倒装焊芯片。9.Others B: PIN的分辨与定义 1.二极管 & 有极性电容: (正负极 AC PN) 2.三极管 (BCE GDS ACA AIO) 3.排阻 & 排容 13572468 12345678 4.排针 主要分两种:1357. 2468. 12345678. 5.集成电路:集成电路的封装大都是对称式的,如果不在集成电路封装上设立PIN识别标示,则非常容易错接,反接等差错,使産品设计失败. 6.OTHERS 一般常見端口PIN定義此項技能考核參考說明: 技能要求:B級B項 基本熟悉各種元件封裝以及基本腳位定義等 考題要求:1. 說明十個各不相同元件的名稱與特點,由考核者在公司電腦中抓取2. 新建一個線路圖,抓取十個有特殊腳位定義封裝,更改PIN定義與PIN連接訊號後,請考核者CHECK並改爲正確定義。 考核標准:1. 按考核題目要求抓取十個各不相同元件,要求全部正確,如對所抓元件有疑問可另行說明,如所抓取元件錯誤,此項不通過(元件抓取錯誤但有說明合理原因除外)2. 按考核題目要求對十個PIN定義錯誤元件進行更改,如對元件PIN定義有疑問可另行說膽,如更改後PIN定義還是錯誤,此項不通過(更改後PIN定義錯誤, 但有說明合理原因除外)說明:抓取正確的元件封裝與新建元件同樣重要,故不允許出錯。如說明原因不容易界定者可安排重考。附1: 集成电路封装说明:DIP封装 DIP封装(Dual In-line Package),也叫双列直插式封装技术,指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路均采用这种封装形式,其引脚数一般不超过100。DIP封装的IC芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏管脚。DIP封装结构形式有:多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架式DIP(含玻璃陶瓷封接式,塑料包封结构式,陶瓷低熔玻璃封装式)等。 DIP封装具有以下特点: 1.适合在PCB(印刷电路板)上穿孔焊接,操作方便。 2.芯片面积与封装面积之间的比值较大,故体积也较大QFP封装 中文含义叫方型扁平式封装技术(Plastic Quad Flat Pockage),该技术实现的芯片引脚之间距离很小,管脚很细,一般大规模或超大规模集成电路采用这种封装形式,其引脚数一般都在100以上。该技术封装IC时操作方便,可靠性高;而且其封装外形尺寸较小,寄生参数减小,适合高频应用;该技术主要适合用SMT表面安装技术在PCB上安装布线PGA封装 中文含义叫插针网格阵列封装技术(Ceramic Pin Grid Arrau Package),由这种技术封装的芯片内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列,根据管脚数目的多少,可以围成25圈。安装时,将芯片插入专门的PGA插座。该技术一般用于插拔操作比较频繁的场合之下BGA封装 BGA技术(Ball Grid Array Package)即球栅阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。虽然该技术的I/O引脚数增多,但引脚之间的距离远大于QFP,从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接,从而可以改善它的电热性能。另外该技术的组装可用共面焊接,从而能大大提高封装的可靠性;并且由该技术实现的封装IC信号传输延迟小,适应频率可以提高很大。BGA封装具有以下特点:1.I/O引脚数虽然增多,但引脚之间的距离远大于QFP封装方式,提高了成品率 2.虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能 3.信号传输延迟小,适应频率大大提高 4.组装可用共面焊接,可靠性大大提高附2:元件實物圖图表 1 TSSOP图表 2 TSOP图表 3 to-220图表 4 TO263图表 5 TO92图表 6 TO18图表 7 SSOP图表 8 SOT523图表 9 SOT343图表 10 SOT252 图表 11 SOT223图表 12 SOT143 图表 13 sot89 图表 14 sot26 图表 15 sot23图表 16 SOT23-5 图表 17 SOP 图表 18 SOJ图表 19 SOCKET603图表 20 SO图表 21 SIP图表 22 SDIP图表 23 QFP图表 24 PQFP 图表 25 PLCC 图表 26 PGA图表 27 PGA图表 28 HSOP图表 29 DIP-DIP_TAB图表 30 CNR 图表 31 CLCC 图表 32 BGA图表 33 BEAD图表 34 168-DIMM主要元件封装图BGABall Grid ArrayCPGACeramic Pin GridArraySBGALGAEBGA 680LPGAPlasticPin Grid ArrayFBGALBGA 160LuBGAMicroBall GridArrayQFPQuad Flat PackagePBGA 217LPlastic Ball Grid ArrayLQFPPQFPSBGA 192LCLCCLDCCTSBGA 680LLCCPLCCTQFP 100LJLCCSOT26SOT363SOJLQFP 100LSOSmall Outline PackageSSOPMETAL QUAD 100LHSOP28TSOPThin Small Outline PackagePQFP 100LTSSOP or TSOP IIThin Shrink Outline PackageSOHLAMINATE TCSP 20LChip Scale PackagePCMCIASNAPTKLAMINATE CSP 112LChip Scale PackageSNAPTKSNAPZPCERQUADCeramic Quad Flat PackFlat PackSOT220LLP 8LaSOT223SOT223SO DIMMSmall Outline Dual In-line Memory ModuleSOT23Socket 603FosterSOT23SOT323SOT25SOT353SOT343SOCKET 370For intel 370 pin PGA Pentium III & Celeron CPUSOT523SOT89SOCKET 423For intel 423 pin PGA Pentium 4 CPUTO252TO263TO268SOCKET 462/SOCKET AFor PGA AMD Athlon & Duron CPUC-BendLead CeramicCaseSOCKET 7For intel Pentium & MMX Pentium CPUGull Wing Leads SC-70 5LPDIPSDIPPSDIPSOJ 32LPCDIPDIPDual Inline PackageSOP EIAJ TYPE II 14LDIP-tabDual Inline Package with Metal HeatsinkFDIPSSOP 16L ZIPZig-Zag Inline PackageCNRCommunication and Networking Riser Specification Revision 1.2SIPSingle Inline PackageSIMM30Single In-line Memory ModuleSOT220SIMM72Single In-line Memory ModuleFTO220SIMM72Single In-l

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论