笔记本维修开机时序

系统时序,适合IntelChipset部门:FAE技术研发组V1.0,EC_CLK_EN,EC,这是VCORECHIP发出,此板没有使用,CLOCK-工作条件,输入电压,输入电压,Enable信号,参考电压,CLOCK-系统CLOCK1,CLOCK-系统CLOCK2,PM_PWROK,当EC第Pin55接收到CPU_PWRGD延时后,从Pin148发出PM_PWROK说明:当EC接收到CPU_PWRGD以后会先后发出EC_CLK_EN和PM_PWROK这里会把PM_PWROK有个延时动作,作用是让Clock工作后系统CLK到位,至于这个延时的时间是由软体RD在BIOS里面进行控制,PWROK,BUF_PLT_RST#1与PLT_RST#_SB,CLK_ICHPCIPM_PWROK_R其他输入南桥的频率,不会影响RST#,PCI_RST#_ICH,PLT_RST#_SB,H_PWRGD,RST#,BUF_PLT_RST#_1用于NB,LAN,VGABUF_PLT_RST#_2用于LPCBUF_PLT_RST#_3用于SuperI/O,TPM,PCI_RST#用于CardBus,Newcard电源管理器,MiniCard,CPU_RST#,BUF_PLT_RST#_1PWROKCLK_MCH_3GPLLCLK_MCH_3GPLL#CLK_PCIE_ICH(DMI)CLK_PCIE_ICH#(DMI)VCC_AXMVCC_RXR_DMI_1:2VCC_PEG1:5+1.5VS_PCIE_ICHVCCDMIPLL,H_CPURST#,电压,Clock,CPU动作,SB发出的H_PWRGDNB发出的H_CPURST#VCOREVCCP_CPUGTL_REF,CPU动作,这里说的CPU动作,只是指CPU工作,但是AD还没有传输.,AD传输动向,CPU,MCH,DDR2/3,VGA,ICH,EC,BIOS,FSB,DMI,LPC,F,LAN,WLAN,NC,RPS,PCI-E,？,？,？,系统时序-HostBus,H_A#3:35地址线H_D#0:63数据线H_ADSTB#0:1地址选通H_DSTBN#0:3数据选通H_DSTBP#0:3数据选通H_REQ#0:4请求命令H_DINV#0:3动态总线倒置H_ADS#地址选通H_BNR#下一模块请求H_BPRI#总线优先权请求,H_DEFER#延迟H_DRDY#数据读取H_DBSY#数据总线忙H_BR0#总线请求H_LOCK#锁定H_CPURST#CPU复位H_RS#0:2响应状态H_TRDY#目标准备H_HIT#侦测H_HITM#侦测修改,系统时序-HostBus1,H_A#3:35I/OAddress地址总线这组地址信号定义了CPU的最大内存寻址空间为64GB。在地址周期的第一个子周期中，这些Pin传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这个交易的信息类型H_D#0:63I/OData数据线这些讯号线是数据总线主要负责传输数据。它们提供了CPU与NB之间64Bit的通道。只有当DRDY#为Low时，总在线的数据才为有效，否则视为无效数据H_ADSTB#0:1I/OAddressStrobes地址选通这两个信号主要用于锁定A35:3#和REQ4:0#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ4:0#和A16:3#，ADSTB1#负责A31:17#,H_DSTBN#0:3I/ODataStrobe数据选通H_DSTBP#0:3I/ODataStrobe数据选通H_REQ#0:4I/ORequestCommand命令请求当总线拥有者开始一个新的交易时，由它来定义交易的命令H_DINV#0:3I/ODynamicBusInversion动态总线倒置表明了相关的数据是否翻转,数据线在电子特性上被驱动为低.,系统时序-HostBus2,H_ADS#I/OAddressStrobe地址选通当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效H_BNR#I/OBlockNextRequest下一模块请求这个信号用来阻止当前请求的总线控制器发出新的请求,来动态的控制处理器的传输.H_BPRI#NBCPUBusPriorityRequest总线优先权请求当BPRI#有效时,所有其他的设备都要停止发出新的请求,除非这个请求正在被锁定,总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才能释放总线的控制权H_DEFER#NBCPUDefer延迟这个信号会结束当前的传输,用以个延迟指令或一个重试指令转入探测,系统时序-HostBus3,H_DRDY#I/ODataReady数据读取这个信号在数据传输的每个循环周期的开始有效13.H_DBSY#I/ODataBusBusy数据总线忙数据总线拥有者,使用这个信号来保证数据总线上的传输命令多于一周期,此时总线有数据正在处理14.H_BR0#I/OBusRequest总线请求北桥在H_CPURST#有效期间,把此信号拉第低,处理器在H_CPURST#从无到有的时候,采样此信号,最小的设置时间是4HCLKS,最小的保持时间时2个时钟周期,最大的时20个HCLKS,当保持时间满足要求后,此信号需保持三态.15.H_LOCKCPUNBLock锁定直到H_LOCK#取消后,所有的处理器总线周期才可以采样,系统时序-HostBus4,16.H_CPURST#NBCPUCPUResetCPU复位北桥输出,当北桥接收到BUF_PLT_RST#_1有效,并且有效后一毫秒发出,这个信号使处理器按一个已知状态开始运作17.H_RS#0:2NBCPUResponseStatus相应状态这个信号表明了相应的类型,如下表,系统时序-HostBus5,18.H_TRDY#NBCPUTargetReady目标准备当这个信号有效时表示可以接收数据19.H_HIT#I/OHit侦测这个信号表明了一个缓冲代理保持了请求总线上未被更改的副本,也可以由目的设备发出相关联的信号20.H_HITM#I/OHitModified侦测修改这个信号表明了缓冲代理保持一个请求总线上被修改的指令,并假定这个代码器对提供请求总线有责任与H_HIT#相关联来扩展SNOOP窗口.,系统时序-HostBus6,系统时序-DMI,DMI(DirectMediaInterfact)直接媒体界面传输1.DMI_TXN0:4SBNBDifferentialTransmitPair差分输出对DMI_TXP0:4SBNBDifferentialTransmitPair差分输出对DMI_RXN0:4NBSBDifferentialReceivePair差分输入对DMI_RXP0:4NBSBDifferentialReceivePair差分输入对DMI_ZCOMPSBImpedanceCompensationInput阻抗补偿输入这个信号用来决定DMI输入补偿6.DMI_IRCOMPSBImpedance/CurrentCompensationOutput阻抗/电流补偿输出这个信号用来决定DMI输出补偿或偏流,系统时序-LPC,LPC(LowPinCount)低脚位计算LPC_AD0:3I/OAddressData数据地址这四讯号线用来传输LPCBus地址和数据LPC_FRAME#I/OLPCFrameLPC的周期框架当这个讯号有效时，指示开始或结束一个LPC周期3.LPC_DRQ#0SBDMARequestDMA请求当SuperI/O上的Device需要用DMA通道时，就会驱动这个讯号向南桥发出请求,系统时序-FlashBus,FA0:19I/OAddress地址线用来传输FlashBus地址FD0:7I/OData数据线用来传输FlashBus数据FRD#ECBIOSRead读取控制当有效时表示读取BIOS指令FWR#ECBIOSwrite写入控制当有效时表示写入BIOS指令FCS#ECBIOSChipSelect片选信号当有效时表示BIOS这个CHIP已经被选择FA2/BADDR0FA3/BADDR1FA4/PPENFA5/SHBM,DebugCard功能说明,1.如M/B上有預NEWCARDdebug線:可用Newcardconnector以LPC或SMBUS顯示postcode.(優先權:LPCSMBUS)2.如M/B上有LPC訊號到FPCconnector12P:可用12PFFC接FPCconnector,可顯示LPCpostcode.3.如M/B上無debug線:可用Newcardconnector以顯示SMBUSpostcode.Note:BIOS的SMBUSpostcode在SantaRosa平台以後才有支援.,DebugCard开关介绍,註1:debugcard需裝上LPC/FWH的ROM.註2:選擇SIO位址,避免與M/B上的SIO位址相衝.2.LPC/FWHROMconnector:裝LPC/FWH的ROM.(ISA的能用)3.LEDfunction:POWER-ONLED(當+3V電源,此LED燈)DebugROMLED(當switch開關1換至ON,LED燈)FLASHBIOSLED(當switch開關3換至OFF,LED燈),示波器代替Debug,Debug卡侦测的是LPCBus,我们可以利用示波器测量LPC来判断主板“跑”到什么地方量测信号:LPC_AD0:3,任意一个使用一块独立显卡的好板第一步确定9E,主板上电不上CPU,开机观察波形第二步确定E0.主板上CPU,不上内存,开机观察波形第三步确定显示,上CPU,内存不上显卡,开机观察波形记下以上三